| 主权项 |
1.一种反射镜式快存记忆体之电池辅助系统,其系供一使用于一电脑系统中之快存动态随机存取记忆体(DRAM)用,该快存记忆体DRAM由一提供该快存记忆体之再新信号之快存记忆体控制器,所控制及由一电脑系统电源供应器来提供电源,若该电脑系统之电源供应器不良时,该电池辅助系统用以提供电源及再新信号至该DRAM快存记忆体,该电池辅助系统包含:(a)一反射镜式快存记忆体,其含有可由一共用位址来定址之一第一及一第二DRAM库,用以储存一拷贝之所储存资料于各DRAM库中,及用以提供一冗余之辅助系统供读取误差之修正,各DRAM库具有一再新输入用以接受一组再新信号,及一库选取器由该快存记忆体控制器所控制用以选取资料之存取至及自该第一及第二DRAM库;(b)一电池电源;(c)一再新产生器,用以产生一组再新信号用以再新该反射镜式快存记忆体;以及(d)一电池辅助系统控制器,用以感知该电脑系统之电源供应器电压,且当该系统电源供应器系供应一特定输出电压准位时,选取该电脑系统之电源供应器用以供应电源至该电池辅助系统,否则选取电池电源,同时当该系统电源供应器系供应该特定之输出电压准位时,该电池辅助系统控制器连接由该快存记忆体控制器所供应之该组之再新信号至该第一及第二DRAM库之再新信号之输入,而当该系统电源供应器并未供应特定之输出电压准位时,该电池辅助系统控制器,连接该再新产生器之信号输出至该第一及第二DRAM库之再新信号之输入。2.如申请专利范围第1项之反射镜式快存记忆体之电池辅助系统,其中该第一及该第二DRAM库各含有再新逻辑器用以再新各DRAM库。3.如申请专利范围第1项之反射镜式快存记忆体之电池辅助系统,其中一写入配类位元系储存用于各资料之写入,该库选取器从该第一DRAM库之输出资料及从该第二DRAM库之输出资料计算一读取配类位元以响应一读取,及比较该读取配类位元与和该写入资料一起储存之该写入配类位元,用以当该读取配类位元与该写入配类位元不匹配时确定一配类误差,而当一DRAM库其读取配类位元之匹配所储存之写入配类位元时,选取该DRAM库用以输出资料。4.如申请专利范围第3项之反射镜式快存记忆体之电池辅助系统,其中当只有该DRAM库之一产生一配类误差时,藉写入来自该DRAM库之输出资料与配类位元来修正DRAM库之配类误差而不会有一配类误差到其他之DRAM库。5.如申请专利范围第3项之反射镜式快存记忆体之电池辅助系统,其中当该DRAM库二者均产生一配类误差时,一快存记忆体之故障旗号系由该快存记忆体选取器所产生。6.一种快存记忆体之模组电池辅助系统,其系供一使用于一电脑系统中之反射镜式快存动态随机存取记忆体(DRAM)用,该反射镜式快存记忆体DRAM由一提供用于该反射镜式快存记忆体DRAM之再新信号及来自系统电源供应器之操作电源之快存记忆体控制器所控制,若该系统电源供应器不良时,该电池辅助系统用以提供电源及再新信号至该快存记忆体DRAM,该快存记忆体之模组电池辅助系统实体地建构为一模组其可与该电脑系统及相关之快存记忆体控制器断接而保持该反射镜式快存记忆体DRAM之内容,该快存记忆体之模组电池辅助系统包含:(a)一反射镜式快存记忆体DRAM,含有一第一及第二快存记忆体DRAM,各快存记忆体DRAM含有一阵列之动态记忆胞及再新电路其具备有一再新输入用以接受一组再新控制信号供再新该快存记忆体DRAM之内容用:(b)一电池电源,用以提供电源操作该快存记忆体舆该电池辅助系统用;(c)一再新产生器,用以产生一组再新控制信号供再新该快存记忆体DRAM用;以及(d)一辅助系统控制器,用以当该系统电源供应器作业于一适当之输出电压准位时,选取该系统电源供应器用以供应电源至该电池辅助系统,否则即选取电池电源之输出,同时该辅助系统控制器用以当该系统电源供应器供应一特定之输出电压准位时,连接该第一及该第二再新输入至该快存记忆体控制器之再新控制信号之输出,以及用以当该系统电源供应器并未供应一特定之输出电压准位时,连接该第一及该第二快存记忆体DRAM之再新输入至该再新产生器之再新控制信号之输出。7.如申请专利范围第6项之快存记忆体之模组电池辅助系统,尚包含一小电流充电电路用以自该电脑系统电源供应器充电该电池之电源。8.如申请专利范围第6项之快存记忆体之模组电池辅助系统,尚包含:(a)一输入,用以接受来自该快存记忆体控制器之一快存记忆体之状态信号其指示是否各快存记忆体DRAM之内容系不明显;以及(b)当快存记忆体之状态信号指示各快存记忆体DRAM系明显且当该系统电源供应器并未供应该特定之输出电压准位时,阻止该再新产生器施加一组之再新信号于各快存记忆体DRAM。9.如申请专利范围第6项之快存记忆体之模组电池辅助系统,其中该实体模组为一单边引线之记忆体模组(SIMM)。10.如申请专利范围第6项之快存记忆体之模组电池辅助系统,其中该第一及第二DRAM库含有再新逻辑器,用以再新DRAM库二昔。11.如申请专利范围第6项之快存记忆体之模组电池辅助系统,其中一写入配类位元系由各资料之写入而储存,该库选取器计算一读取配类位元自该第一DRAM库之输出资料与自该第二DRAM库之输出资料以响应一读取,以及比较该读取配类位元和该与所存取资料储存之写入配类位元,当该读取配类位元和该写入配类位元不匹配时用以确定一配类误差,及当一DRAM库其读取配类位元匹配于所储存之写入配类位元时用以选取该DRAM库输出资料。12.如申请专利范围第11项之快存记忆体之模组电池辅助系统,其中当只有该DRAM库之产生一配类误差时,藉写入来自该DRAM库之输出资料与配类位元修正DRAN库之配类误差而不会有一配类误差到其他之DRAM库。13.如申请专利范围第11项之快存记忆体之模组电池辅助系统,其中当该DRAM库二者均产生一配类误差时,一快存记忆体之故障旗号系由该快存记忆体选取器所产生。图式简单说明:第一图系一典型习知技术之具备有一快存记忆体系统之电脑系统之方块图,其中该快存记忆体系统含有一快存记忆体控制器,一快存记忆体DRAM,及电池辅助单元;第二图系一习知技术之含有再新控制之快存记忆体DRAM之方块图;第三图系一利用反射镜式快存记忆体之电池辅助模组之方块图;第四图显示一控制器,用以检出电源不良及用以操作该反射镜式快存记忆体之电池辅助模组;第五图系一逻辑表,使用于该反射镜式快存记忆体之电池辅助模组之较佳实施例之作业中;第六图系一逻辑图,用于第四图中所示之选择性之选取器(MUX);第七图系一流程图,显示操作快存记忆体辅助模组之方法;以及第八图系一流程图,显示操作反射镜式快存记忆体之方法。 |
