| 主权项 |
1.一种积体动态随机存取记忆体,包含有:一组记忆体晶胞之阵列;多条位元线,其中每一条位元线耦接至和该位元线相关联之一纵行中的诸记忆体晶胞;耦接于该位元线的多个感测放大器;被耦接来提供电力给该等感测放大器使用的一条电力线;一或更多个在晶片上之电容器,此等电容器系耦接到该条电力线;以及耦接在该等感测放大器和该等晶片上电容器之间的一个电晶体。2.如申请专利范围第1项所述之积体记忆体,其中该等晶片上电容器提供比该等位元线之总电容量之35%还大的一个总电容量。3.如申请专利范围第1项所述之积体记忆体,其中该等晶片上电容器系设置于围绕着该组记忆体晶胞阵列的周边电路之间。4.如申请专利范围第3项所述之积体记忆体,其中该等晶片上电容器包含有形成于该周边电路中之一滙流排之下的一个第一电容器。5.如申请专利范围第4项所述之积体记忆体,其中该第一电容器包含有形成于一个半导体基体内的一个作用区、以及位于该作用区之上的一个传导区,且其中该滙流排包含有位于该传导区之上的多条线。6.一种用以读取/复新积体电路内之一列记忆体电容器的方法,其包含有下列步骤:将该积体电路内的一个第一电容器充电;连接该列记忆体电容器至多条位元线,其中该列记忆体电容器中之一组第一组记忆体电容器会改变该等位元线中之一组第一组位元线上的电压;以及连接该第一电容器及一个供应电压到耦接于该等位元线上的多个感测放大器,其中该第一电容器及该供应电压经由该等感测放大器提供电流,而把该第一组位元线和该第一组记忆体电容器充电。7.如申请专利范围第6项所述之方法,其中,该第一电容器具有比该等位元线之总电容量之35%还大的一个电容量。8.如申请专利范围第1项所述之积体记忆体,其中该等电容器在读取/复新操作期间提供电荷到该等位元线和该等感测放大器。9.如申请专利范围第8项所述之积体记忆体,其中该等电容器系在该等读取/复新操作之前被充电。10.如申请专利范围第1项所述之积体记忆体,其中送至该电晶体的一个控制信号决定电力何时被提供给该等感测放大器。11.如申请专利范围第6项所述之方法,其中,该第一电容器充电步骤执行之后,接着执行连接该列记忆体电容器的该步骤,随后执行连接该第一电容器和一个供应电压的该步骤。图式简单说明:第一图显示出依据本发明之一组实施例所构成的一个DRAM。第二图显示出可用于第一图之该DRAM中的一种传统式感测放大器。第三图显示出第一图之该DRAM中之各种信号的时序图。第四图显示出第一图之该DRAM中之诸电容器依据本发明另一组实施例的一种不同的配置型态。 |
