发明名称 DELAY OPTIMIZATION DEVICE FOR LOGIC CIRCUIT
摘要
申请公布号 JPH10254920(A) 申请公布日期 1998.09.25
申请号 JP19970053199 申请日期 1997.03.07
申请人 TOSHIBA CORP 发明人 AMATSUBO TAKANAO
分类号 G06F17/50;H01L21/82;(IPC1-7):G06F17/50 主分类号 G06F17/50
代理机构 代理人
主权项
地址
您可能感兴趣的专利