发明名称 주파수 멀티플리케이션이 가능한 PLL 회로
摘要 <p>본 고안은 프로그램에 의한 CPU의 제어를 통해 입력 주파수에 따른 출력 주파수를 얻을 수 있도록 하는 주파수 멀티플리케이션이 가능한 PLL 회로에 관한 것으로, 입력 주파수에 해당하는 디지털 전압 값을 CPU에 입력하고, 이어 이 CPU가 롬에 프로그램되어 있는 명령 코드에 따라 상기 디지털 전압 값을 어드레스 디코더를 통해 먹스 선택을 위한 데이터 값으로 디코딩하도록 제어하며, 이 디코딩된 데이터 값에 따라 먹스가 해당 카운터의 단자를 선택 및 연결함으로써 카운터에서 분주된 원하는 출력주파수가 먹스를 통해 출력되도록 하며, 입력 주파수가 변하거나 같은 입력 주파수에 대해서 다른 출력을 얻고자 할 경우에도 카운터의 출력을 수동적으로 바꾸거나 회로를 재구성할 필요없이 입력 주파수에 따른 출력 주파수를 구할 수 있게 되는 효과가 있다.</p>
申请公布号 KR19980046925(U) 申请公布日期 1998.09.25
申请号 KR19960060081U 申请日期 1996.12.28
申请人 发明人
分类号 主分类号
代理机构 代理人
主权项
地址