| 摘要 |
<p>본 고안은 파이프라인 구조를 갖는 가산기에 관한 것으로, 특히, 하드웨어로 설계시 전체 시스템과의 요구에 부응하는 테스팅에 대한 노력을 줄일 수 있도록 성능 테스팅이 간단한 구조를 갖는 파이라인 가산기에 관한 것으로서, 두개의 데이터를 가산하는 가산기(10-0)와, 상기 가산기(10-1)의 출력 및 나머지 데이터를 래치하는 래치부(10-i)로 구성된 제 1 스테이지와; 상기 제 1 스테이지의 가산기 출력과 입력 데이터를 가산하는 가산기(20-0)와, 상기 가산기(20-0)의 출력 및 상기 제 1 스테이지 래치부(10-i)의 데이터를 래치하는 래치부(20-i)로 구성된 제 2 스테이지; 상기 제 2 스테이지와 동일하게 구성된 다수개의 중간 스테이지; 및 모든 입력 데이터를 합한 값을 출력하는 가산기(40-0)와, 각 스테이지에서 계산한 중간 결과값을 모두 출력하는 래치부(40-i)로 구성된 최종 스테이지로 이루어진, 파이프라인 구조를 갖는 가산기를 통해서 각 단계에서 계산한 중간 결과값을 출력시키도록 하여 각 단계의 결과값을 비교하여 정상동작을 했는지 바로 검사 할 수 있기 때문에 테스팅을 간단히 할 수 있는 효과가 있다.</p> |
