发明名称 | 半导体器件及其制造方法 | ||
摘要 | 本发明的目的是提供一种CMOS器件及其制造方法,其包含具有浅的源极和漏极区的P沟道FET。仅在形成P沟道FET的源极和漏极区的区域上生长掺杂B的选择外延层。通过形成与n沟道FET相对应的无定形区来在形成n沟道FET的源极和漏极区的区域上生长掺硼的选择外延层。 | ||
申请公布号 | CN1193816A | 申请公布日期 | 1998.09.23 |
申请号 | CN98100842.9 | 申请日期 | 1998.02.20 |
申请人 | 日本电气株式会社 | 发明人 | 青山亨 |
分类号 | H01L27/092;H01L21/8238 | 主分类号 | H01L27/092 |
代理机构 | 中科专利代理有限责任公司 | 代理人 | 刘晓峰;朱进桂 |
主权项 | 1.一种互补金属氧化物半导体(后面写作CMOS)器件,其特征在于包括:一个或多个n型场效应晶体管(后面写作FET),其中每一个都包括:通过一隔离层在基片上形成的一第一栅电极,围绕所述第一栅电极的第一侧壁,围绕所述第一栅电极在半导体基片上通过掺杂n型杂质形成的第一源极和漏极区;一个或多个P型FET,其中每一个包括:通过一隔离层在基片上形成的一第二栅极,围绕第二栅极的第二侧壁,围绕第二栅极在半导体基片上通过掺杂P型杂质形成的第二源极和漏极区,掺入P型杂质的外延层仅生长在第二源极和漏极区上。 | ||
地址 | 日本国东京都 |