数据线与电源线平行的静态半导体存储器件

摘要

一种静态存储单元,其中包括两个与电源线V_cc连接的负载电阻(R₁、R₂)、两个交叉耦合的驱动晶体管(Q_d1、Q_d2)和两个变晶体管(Q_t1、Q_t2),驱动晶体管(Q_d1、Q_d2)连接在负载电阻(R₁、R₂)和两根地线(V_ss1、V_ss2)之间,两个变换晶体管(Q_t1、Q_t2)连接在负载电阻和两根数据线(DL₁、DL₂)之间,数据线平行于电源线和地线,而不跨越电源线和地线。

主权项

1.一种在单位单元区域上形成的静态存储单元，包括：沿第一方向设置的至少一根字线(WL1、WL2)；沿第二方向设置的第一电源线(Vcc)，第二方向垂直于所述的第一方向；沿第二方向设置的至少一根第二电源线(Vss1、Vss2)；沿所述的第二方向设置的第一和第二数据线(DL1、DL2)，所述的第一和第二数据线不跨越所述第一和第二电源线；第一负载电阻(R1)，它连接于所述第一电源线和第一结点(N1)之间；第二负载电阻(R2)，它连接在所述的第一电源线和第二结点(N2)之间；第一驱动晶体管(Qd1)，它连接在所述的第一结点和所述的第二电源线之间，其栅连接到所述的第二结点上；第二驱动晶体管(Qd2)，它连接在所述的第二结点和所述的第二电源线之间，其栅连接到所述的第一结点上；第一变换晶体管(Qt1)，它连接在所述的第一数据线和所述的第一结点之间，其栅连接到所述的字线上；以及第二变换晶体管(Qt2)，它连接在所述的第二数据线和所述的第二结点之间，其栅连接到所述的字线上。