| 摘要 |
본 고안은 클럭신호 처리장치에 관한 것으로 특히, 출력 신호가 고속 클럭(High Speed Clock)에 동기되도록 한 고속용 칩에서의 클럭신호 처리장치에 관한 것이다. 이와 같은 본 고안에 의한 클럭신호 처리장치는 입력 패드와 클럭 패드 및 출력용 클럭 패드를 통해 입력된 각 입력 데이타 및 클럭신호를 받아 증폭하는 각각의 제1, 제2, 제3버퍼부와, 상기 제1버퍼부를 통해 증폭된 데이타 및 제2버퍼부를 통한 클럭신호에 의하여 동작하는 조합 및 순서회로와, 상기 조합 및 순서회로의 출력 데이타를 입력으로 받아 상기 제1버퍼부를 통한 클럭신호에 의해 데이타를 출력하는 제1D 플립-플롭과, 상기 제1D 플립-플롭을 통한 데이타를 입력으로 받아 상기 입력에 의해서만 출력이 결정되는 조합회로와, 상기 조합회로에서 결정된 출력 데이타를 입력으로 받아 상기 출력용 클럭신호에 의해 동작하는 제2D 플립-플롭과, 상기 제2D 플립-플롭의 출력신호를 증폭하여 출력패드로 출력하는 제4버퍼부를 포함하여 구성됨을 특징으로 한다. |
