| 主权项 |
1.一种制造半导体装置之方法,其具备有:在半导体 基板 之主表面之处,形成复数之藉由元件分离绝缘膜互 相在电 学上绝缘之元件形成领域之步骤:在互相夹着该元 件分离 绝缘膜相对之该等各元件形成领域之处按指定间 隔形成一 对之源极/汲极领域之步骤;在该主表面之被该等 一对之 源极/汲极领域所夹之领域上,在闸绝缘膜之介居 下形成 闸电极之步骤;在该等源极/汲极领域之表面上,进 行矽 或矽-锗合金之选择性叠晶生长而形成叠晶层之叠 晶生长 步骤;施加于该半导体基板主表面之步骤,即氧化 或除去 该叠晶生长步骤中所产生之多晶矽以使互相夹着 该元件分 离绝缘膜相对之该等叠晶层各别在电学上绝缘之 元件间绝 缘处理步骤;以及在该元件间绝缘处理步骤后,在 该半导 体基板之表面上形成层间绝缘膜之步骤者。2.如 申请专利范围第1项之方法,其中在该元件间绝缘 处 理步骤与形成该层间绝缘膜之该步骤之间又具备: 形成一 在电学上与该等一对之源极/汲极领域之一方之领 域连接 之位元线之步骤;以及形成一在电学上与该等一对 之源极 /汲极领域之另一方之领域连接之电容器之步骤者 。3.如申请专利范围第1项之方法,其中该元件间绝 缘处理 步骤包括:使包含该选择生长矽之表面之该半导体 基板之 表面暴露于含氧气之气氛内之第一氧化处理步骤 者。4.如申请专利范围第3项之方法,其中该元件间 绝缘处理 步骤又包括:在该第一氧化处理步骤后使该半导体 基板浸 渍于含氢氟酸之溶液中或暴露于含氢氟酸之气体 中之氢氟 酸处理步骤者。5.如申请专利范围第4项之方法,其 中该元件间绝缘处理 步骤又包括:在该氢氟酸处理步骤后使该半导体基 板之表 面暴露于含氧气之气氛中之第二氧化处理步骤者 。6.如申请专利范围第1项之方法,其中该元件间绝 缘处理 步骤包括:在包含该选择生长矽之表面之该半导体 基板之 表面之处形成金属膜之步骤;对包含该金属之该半 导体基 板施加热处理;以及在该热处理后,除去该金属膜 之步骤 者。7.如申请专利范围第6项之方法,其中为该金属 膜使用钛 、钴、锆、或铪;且去除该金属膜之该步骤包括使 该半导 体基板浸渍于硫酸与过氧化氢水之混合溶液中之 步骤者。8.如申请专利范围第6项之方法,其中该元 件间绝缘处理 步骤又包括:在除去该金属膜后使该半导体基板暴 露于含 氧气之气氛中之第三氧化处理步骤者。9.如申请 专利范围第1项之方法,其中,该元件间绝缘处 理步骤包括:在该元件分离绝缘膜之指定领域之处 形成绝 缘膜之步骤;以及在该叠晶生长步骤之后,除去该 绝缘膜 之步骤者。10.如申请专利范围第9项之方法,其中 为上述绝缘膜应用 氮化矽膜;且去除该绝缘膜之该步骤包括利用含磷 酸之溶 液以除去该氮化矽膜之步骤者。11.如申请专利范 围第9项之方法,其中该元件间绝缘处理 步骤又包括:在除去该绝缘膜后使该半导体基板暴 露于含 氧气之气氛中之第四氧化处理步骤者。图式简单 说明:第 一图为展示本发明实施形态1有关之制造半导体装 置之方 法之一步骤之断面图。第二图为展示该实施形态 中在第一 图所示之步骤后施行之步骤之断面图。第三图为 展示该实 施形态中在第二图所示之步骤后施行之步骤之断 面图。第 四图为展示该实施形态中在第三图所示之步骤后 施行之步 骤之断面图。第五图为展示本发明实施形态2有关 之制造 半导体装置之方法之一步骤之断面图。第六图为 展示该实 施形态中在第五图所示之步骤后施行之步骤之断 面图。第 七图为展示该实施形态中在第六图所示之步骤后 施行之步 骤之断面图。第八图为展示该实施形态中在第七 图所示之 步骤后施行之步骤之断面图。第九图为展示本发 明实施形 态3有关之制造半导体装置之方法之一步骤之断面 图。第 十图为展示该实施形态中在第九图所示之步骤后 施行之步 骤之断面图。第十一图为展示该实施形态中在第 十图所示 之步骤后施行之步骤之断面图。第十二图为展示 本发明实 施形态4有关之制造半导体装置之方法之一步骤之 断面图 。第十三图为展示该实施形态中在第十二图所示 之步骤后 施行之步骤之断面图。第十四图为展示该实施形 态中在第 十三图所示之步骤后施行之步骤之断面图。第十 五图为展 示该实施形态中在第十四图所示之步骤后施行之 步骤之断 面图。第十六图为展示该实施形态中在第十五图 所示之步 骤后施行之步骤之断面图。第十七图为展示该实 施形态中 在第十六图所示之步骤后施行之步骤之断面图。 第十八图 为展示本发明实施形态5有关之制造半导体装置之 方法之 一步骤之断面图。第十九图为展示该实施形态中 在第十八 图所示之步骤后施行之步骤之断面图。第二十图 为展示该 实施形态中在第十九图所示之步骤后施行之步骤 之断面图 。第二十一图为展示该实施形态中在第二十图所 示之步骤 后施行之步骤之断面图。第二十二图为展示该实 施形态中 在第二十一图所示之步骤后施行之步骤之断面图 。第二十 三图为DRAM之1位元分之记忆格之电路图。第二十 四图为 展示习知之制造半导体装置之方法之一步骤之断 面图。第 二十五图为展示在第二十四图所示之步骤后施行 之步骤之 断面图。第二十六图为展示在第二十五图所示之 步骤后施 行之步骤之断面图。第二十七图为展示在第二十 六图所示 之步骤后施行之步骤之断面图。第二十八图为展 示在第二 十七图所示之步骤后施行之步骤之断面图。第二 十九图为 展示一步骤之断面图,用以说明习知之制造半导体 装置之 方法之问题。第三十图为展示在第二十九图所示 之步骤后 施行之步骤之断面图。第三十一图为展示在第三 十图所示 之步骤后施行之步骤之断面图。第三十二图为展 示在第三 十一图所示之步骤后施行之步骤之断面图。 |
