发明名称 |
半导体装置及其制造方法 |
摘要 |
本发明的目的在于,提供能消除阈值与扩散层泄漏的折衷关系、同时使栅氧化膜的形成无须分多次进行的半导体装置和制造方法。在N沟道型MOS晶体管T41~T43的栅电极4A~4C中,由于杂质剂量各自不同,所以杂质浓度也各不相同,在构成时使栅电极中的杂质浓度按预计的阈值较高的顺序依次减低。 |
申请公布号 |
CN1192586A |
申请公布日期 |
1998.09.09 |
申请号 |
CN97122260.6 |
申请日期 |
1997.11.12 |
申请人 |
三菱电机株式会社 |
发明人 |
上野修一;奥村喜纪;前田茂伸;前川繁登 |
分类号 |
H01L27/105;H01L27/108;H01L29/78;H01L21/82;H01L21/336 |
主分类号 |
H01L27/105 |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
姜郛厚;叶恺东 |
主权项 |
1.一种半导体装置,在同一半导体衬底上备有多个部分,其特征在于:上述多个部分具有第1~第3类晶体管中的至少一种,上述第1类晶体管备有在上述半导体衬底的表面内形成的第1导电型的第1半导体层、在上述第1半导体层内有选择地形成的第1导电型的第1沟道掺杂层、及在上述第1半导体层的上部与上述第1沟道掺杂层相对的位置上形成的第1控制电极,上述第2类晶体管备有在上述半导体衬底的表面内形成的第1导电型的第2半导体层、在上述第2半导体层内有选择地形成的第1导电型的第2沟道掺杂层、及在上述第2半导体层的上部与上述第2沟道掺杂层相对的位置上形成的第2控制电极,上述第3类晶体管备有在上述半导体衬底的表面内形成的第1导电型的第3半导体层、在上述第3半导体层内有选择地形成的第1导电型的第3沟道掺杂层、及在上述第3半导体层的上部与上述第3沟道掺杂层相对的位置上形成的第3控制电极,上述第1~第3控制电极中的至少一个,在其内部备有在深度方向形成浓度分布的第2导电型杂质层。 |
地址 |
日本东京都 |