| 发明名称 | 具有低电阻区的半导体器件及其制造方法 | ||
| 摘要 | 一种半导体器件,在直接或经绝缘膜形成在半导体衬底上的低电阻导电层和形成在该导电层上的金属互连层之间具有低电阻区。此金属互连层部分地具有开口部分,在该开口部分,该层在平面上不连续,并且所形成的低电阻导电层在此开口部分具有所要求的平面图形。此金属互连层是用电镀形成的,所以该低电阻区的再现性提高了。另外,由于金属互连层和低电阻区是叠加起来的,因此省去了它们之间的接触,从而减少了面积和制造步骤。 | ||
| 申请公布号 | CN1192584A | 申请公布日期 | 1998.09.09 |
| 申请号 | CN98100440.7 | 申请日期 | 1998.02.19 |
| 申请人 | 日本电气株式会社 | 发明人 | 仓本和典 |
| 分类号 | H01L27/04;H01L21/82;H01C7/00 | 主分类号 | H01L27/04 |
| 代理机构 | 中原信达知识产权代理有限责任公司 | 代理人 | 穆德骏 |
| 主权项 | 1.一种半导体器件，包括：半导体衬底；具有低电阻并形成在所述半导体衬底上的第一导电层；及形成在所述第一导电层上的第二导电层； 其特征在于，所述第二导电层部分地具有开口部分，在该开口部分，所述第二导电层在平面上是不连续的，由所述第一导电层构成的并具有所要求的平面图形的低电阻区形成在该开口部分中。 | ||
| 地址 | 日本东京 | ||