半导体器件及其制造方法

摘要

本发明揭示一种半导体器件及其制法,包括在存储单元与其外围电路部混装形成的DRAM中,能够在同一基板上集成可自动调整地对栅极开细小接触孔的第1绝缘栅型晶体管及能抑制短沟道效应并且充分减小寄生电阻的第2绝缘栅型晶体管。构成方法包括,在例如半导体基板的单元区域,依据最小设计规则形成多个MOSFET,同时在各栅极侧壁部分分别由侧壁绝缘膜形成栅侧壁。又在外围电路区域形成至少一个MOSFET20B,在该栅极的侧壁部分由侧壁绝缘膜形成栅侧壁。

主权项

1.一种半导体器件，具有在半导体基片上至少集成第1、第2绝缘栅型晶体管而成的MIS型结构，其特征在于，包括：所述第2绝缘栅型晶体管的栅极的侧壁部分上形成的侧壁绝缘膜，其侧壁长度比所述第1绝缘栅型晶体管的栅极的侧壁部分上形成的侧壁绝缘膜的侧壁长度长。