| 主权项 |
1.一种静电放电保护电路,用以保护内部电路不受静电放电之破坏,其包括:一输入接合垫,做为一信号节点;一放电装置,配置于一第一电位节点与一第二电位节点之间,当上述信号节点有静电侵入时用以将静电放电导入至上述第一电位节点或是第二电位节点;以及一阻隔装置,配置于上述放电装置与上述内部电路之间,用以在静电侵入时将上述内部电路与上述放电装置区隔开。2.如申请专利范围第1项所述之静电放电保护电路,其中上述阻隔装置包括一NMOS电晶体,其源/汲极分别耦接至上述放电装置与上述内电路,其闸极耦接至上述第一电位节点,当上述信号节点有静电侵入时,上述电晶体不会导通。3.如申请专利范围第2项所述之静电放电保护电路,其中更包括一电阻性元件配置于上述NMOS电晶体闸极与上述第一电位节点之间。4.如申请专利范围第3项所述之静电放电保护电路,其中更包括一电容性元件配置于上述NMOS电晶体闸极与上述第二电位节点之间。5.如申请专利范围第4项所述之静电保护电路,其中更包括偶数个串联之反相器配置于上述NMOS电晶体闸极与上述电阻性元件和电容性元件的连接节点之间。6.如申请专利范围第1项所述之静电放电保护电路,其中上述阻隔装置包括一PMOS电晶体,其源/汲极分别耦接至上述放电装置与上述内电路,其闸极耦接至上述第二电位节点,当上述信号节点有静电侵入时,上述电晶体不会导通。7.如申请专利范围第6项所述之静电放电保护电路,其中更包括一电阻性元件配置于上述PMOS电晶体闸极与上述第二电位节点之间。8.如申请专利范围第7项所述之静电放电保护电路,其中更包括一电容性元件配置于上述PMOS电晶体闸极与上述第一电位节点之间。9.如申请专利范围第8项所述之静电保护电路,其中更包括偶数个串联之反相器配置于上述PMOS电晶体闸极与上述电阻性元件和电容性元件的连接节点之间。10.如申请专利范围第1项所述之静电保护电路,其中上述阻隔装置包括:一NMOS电晶体,其源/汲极分别耦接至上述放电装置与上述内电路;一电容性元件,一端耦接至上述第一电位节点;一电阻性元件,一端耦接至上述第二电位节点,另一端与上述电容性元件之另一端连接在一起;以及奇数个串联的反相器,配置于上述NMOS电晶体闸极与上述电阻性元件与上述电容元件连接节点之间。11.如申请专利范围第1项所述之静电保护电路,其中上述阻隔装置包括:一PMOS电晶体,其源/汲极分别耦接至上述放电装置与上述内电路;一电阻性元件,一端耦接至上述第一电位节点;一电容性元件,一端耦接至上述第二电位节点,另一端与上述电阻性元件之另一端连接在一起;以及奇数个串联的反相器,配置于上述NMOS电晶体闸极与上述电阻性元件与上述电容元件连接节点之间。12.如申请专利范围第1项所述之静电放电保护电路,其中上述第一电位节点为一正电压节点(Vcc),上述第二电位节点为一负电压节点(Vss)或是参考接地节点(Vgnd)。13.如申请专利范围第1项所述之静电放电保护电路,其中上述放电装置为一电晶体,源/汲极之一耦接至上述第二电位节点,另一源/汲极耦接至上述信号节点,闸极耦接至一固定电压节点藉以使上述电晶体处于关闭状态。14.如申请专利范围第1项所述之静电放电保护电路,其中上述放电装置为一电晶体,源/汲极之一耦接至上述第一电位节点,另一源/汲极耦接至上述信号节点,闸极耦接至一固定电压节点藉以使上述电晶体处于关闭状态。15.一种静电放电保护电路,其包括:一输入接合垫,做为一信号节点;一PMOS电晶体,其源极耦接至一第一电位节点(Vcc),汲极则耦接至上述信号节点,闸极耦接至其源极;一NMOS电晶体,其汲极之一端耦接至上述信号节点,源极则耦接至一第二电位节点(Vss),闸极耦接至其源极;以及一隔离MOS电晶体,其源/汲极分别耦接于上述信号节点与上述内部电路之间,闸极则经一第一元件和一第二元件而分别耦接至上述第一电位节点(Vcc)和第二电位节点(Vss)。16.如申请专利范围第15项所述之静电放电保护电路,其中上述隔离MOS电晶体为NMOS,上述第一和第二元件分别为电阻器和电容器。17.如申请专利范围第15项所述之静电放电保护电路,其中上述隔离MOS电晶体为PMOS,上述第一和第二元件分别为电容器和电阻器。18.如申请专利范围第15项所述之静电放电保护电路,其中上述隔离MOS电晶体为NMOS,上述第一和第二元件分别为电容器和电阻器,另更包括奇数个串联之反相器设置上述电容器和电阻器其连接节点和闸极之间。19.如申请专利范围第15项所述之静电放电保护电路,其中上述隔离MOS电晶体为PMOS,上述第一和第二元件分别为电阻器和电容器,另更包括奇数个串联之反相器设置上述电容器和电阻器其连接节点和闸极之间。图式简单说明:第一图系显示用以说明习知设置于输入接合垫处之ESD保护电路示意图。第二图系显示依据本创作之一较佳实施例的电路示意图。第三图-第十一图系表示依据本创作阻隔装置之可能实施例之电路示意图。 |
