超声心动图图形式液晶显示装置

摘要

本实用新型公开了一种超声心动图图形式液晶显示装置,包括调辉信号的数字转换电路、实现图形式液晶显示的采集控制电路、显示控制电路,以及LCD控制板等,它主要由调辉信号采用以串行转并行移位寄存器为主的数字转换技术、实现图形式液晶显示的采集控制、显示控制的软件模块和硬件电路组成。在调辉信号的数字转换电路中,自超声心动图输出的调辉信号输入至调辉信号数字转换电路的ST端。

主权项

1、一种超声心动图图形式液晶显示装置，其特征在于它包括调辉信号的数 字转换电路、实现图形式液晶显示的采集控制电路、显示控制电路，以及LCD 控制板等， 在调辉信号的数字转换电路中，自超声心动图输出的调辉信号输入至调辉信 号数字转换电路的ST端，该信号经过电容C2与电阻R4相连接，R4的另一端 一方面经电阻R6接地，另一方面和电容C3相连，C3的另一端又分两条支路， 一条支路经R5连接到电源VCC，另一条支路连接到三极管Q2的基极，三极管 的集电极与电源VCC相连，三极管的发射极经电阻R7和电位器R8后接地，电 位器R8的中间抽头连接到74LS14(U1A：B)的第3端，其第4端输出连接 到74LS123(U4A：A)的第2端，74LS123的第1、3端连接到电源VCC， 第14端和第15端之间通过电容C4相联接，另外其第14端还通过电阻R9连接 到电源VCC，74LS123的第13端输出连接到74LS74(U7A：A)的第2端， 74LS74(U7A：A)的第4端连接到VCC，第3端连接到74LS161(U2) 的第15端，其第5端输出连接到74LS194(U5)的第2端，对于两片74LS194 (U5)、(U6)来讲，它们的第1、9、4、5、6端均接到电源VCC，74LS194 (U5)的第3端联结到地，74LS194(U6)的第3端联结到VCC，74LS194 (U5)、(U6)第10端均联结到74LS14(U1A：E)的第10端，它们的 第11端均联结到74LS14(U1A：F)的第12端，74LS194(U5)的第12 端联结到74LS194(U6)的第2端，74LS194(U5)的第2、15、14、13 端与74LS194(U6)的第15、14、13、12端分别作为D0～D7联结到74LS273 (U9)的第3、4、7、8、13、14、17、18端，74LS273(U9)的第1 端联结到VCC，其第11端联结到74LS00(U8A：C)的第8端，74LS273 (U9)的第2、5、6、9、12、15、16、19端分别联结到74LS244(U10) 的第2、4、6、8、11、13、15、17端，74LS244(U10)的第1、19 端作为RDD信号与采集、显示控制电路相联结； 自超声心动图输出的同步信号经过电容C1，一方面通过电阻R1联接到 VCC，另一方面联结到而二极管D1，D1的另一端一方面通过电阻R2联结到 VCC，另一方面联结到三极管Q1的基极，Q1的集电极联结到VCC，而其发 射极通过电阻R3接到地，同时还联结到74LS14(U1A：A)的第1端，74LS14 (U1A：A)的第2端一方面联结到74LS14(U1A：D)的第9端，另一方 面联结到74LS32(U3A：A)的第1端，74LS32(U3A：A)的第2端与 74LS161(U2)的第15端相联，74LS32(U3A：A)的第3端联结到74LS14 (U1A：C)的第5端，其第6端联结到74LS161(U2)的第9端，74LS161 (U2)的第1、3、5、6端联结到VCC，第4端联结到地，其第15端分四 条支路：一条支路联结到74LS32(U3A：A)的第2端，一条支路联结到74LS74 (U7A：A)的第3端，一条支路联结到74LS14(U1A：F)的第13端，最 后一条支路联结到74LS00(U8A：C)的第9端，74LS14(U1A：D)的 第8端联结到74LS32(U3A：B)的第5端，其第6端(INT)作为输出联 结到采集、显示控制电路上。由采集、显示控制电路传来的DI、EI信号分别联 结到74LS74(U7A：B)的第11、13端，74LS74(U7A：B)的第10、 12端联结到VCC，其第9端联结到74LS32(U3A：B)的第4端，74LS194 (U6)的第12端联结到74LS14(U1A：E)的第11端其第10端联结到74LS00 (U8A：C)的第10端； 在实现图形式液晶显示的采集、显示控制电路中，在采集控制软件的作用 下，采集CPU8031(U1)向调辉信号数字转换电路发出中断允许信号(P3.0＝ ‘0’)，每当超声心动图的同步信号到来后便向采集CPU发出中断信号INT0， 当采集CPU接到中断信号后，便发出P1.2和/RD信号分别送入74LS00(12： A)的第1端和第2端，经过第3端输出用作调辉信号数字转换电路中74LS244 (U10)的选通信号(第1、19端)，将调辉数字信号自调辉信号数字转换电 路的74LS244(U10)中传输到采集CPU的内部寄存器中，即74LS244(U10) 的第18、16、14、12、9、7、5、3端分别连接到采集、显示控制板上的 8031(U1)的第39、38、37、36、35、34、33、32端，而后采集CPU (U1)发出地址缓冲器、控制信号缓冲器74LS245(U5、U6)和数据缓冲 器(U91)的选通信号(使P1.1＝‘0’)，将数据自采集CPU(U1)的内部 寄存器的内容送入图象存储体6264(U4)中，即8031(U1)的第39～32 端联结到74LS245(U91)的第2～9端，而后由它的第11～18端连接到6264 (U4)的第11～13、15～19端，此时，显示CPU不具备对图象存储体的控 制权，当采集CPU将相应容量的数据存储完毕后使P1.0＝‘0’，作为中断信号通 知显示CPU从图象存储体6264中读取数据(即8031(14)的第39～32端联 结到74LS245(U101)的第2～9端，而后由它的第11～18端连接到6264 (U4)的第11～13、15～19端)，当显示CPU将数据读取完毕后，显示 CPU使P1.7＝‘0’，通知采集CPU继续采集数据； 当显示CPU(14)接到采集CPU(U1)送出的中断信号后(即显示CPU (14)的INT0端连接到采集CPU(U1)的P1.0端)，显示CPU发出地址缓 冲器、控制信号缓冲器74LS245(U71、U81)和数据缓冲器(U101)的选 通信号P1.6＝‘0’，进而将图象数据自图象存储体中传输到显示RAM，即8031 (14)的第39～32端联结到SED1330的D0～D7端，而后由它的VD0～VD7 端连接到62256(U1)的第11～13、15～19端，当数据传输完毕后，显示 CPU发出控制信号使P1.7＝‘0’，通知采集CPU继续进行数据采集，同时， 显示CPU控制SED1330液晶显示控制器和DMF682AN进行图象显示； 在SED1330液晶显示控制板和DMF682AN液晶显示模块中各信号关系中， 由显示CPU输出片选信号(P2.7＝‘1’)经过采集、显示控制板上的74LS00 (12：B)选中SED1330液晶显示控制器，显示CPU通过SED1330的控制代 码将图象存储体6264中的图象数据送入62256(U1)中，而后在SED1330代 码的作用下便可将显示RAM中的数据送入DMF682AN液晶显示模块中进行显 示。