| 主权项 |
1.一种记忆体元件包括:一个半导体记忆体阵列和 相关组 成元件;及一个测试该记忆体阵列和相关组成元件 的内建 自动测试单元,该内建自动测试单元包括测试该半 导体记 忆体阵列中被选定子阵列的方法。2.如申请专利 范围第1项的记忆体元件,其中该测试方法 包括一个位址限定单元,该位址限定单元具有储存 起始住 址信号和停止位址信号的暂存器,该起始位址信号 和停止 位址信号用来界定该被选定子阵列。3.如申请专 利范围第2项的记忆体元件,其中该暂存器储 存外部产生的信号。4.如申请专利范围第3项的记 忆体元件,其中该外部产生 信号被当作一个测试计划程序的结果储存于该暂 存器中。5.如申请专利范围第3项的记忆体元件,其 中该内建自动 测试单元包括一个位址计数器单元,该位址计数器 单元会 产生半导体阵列位置的测试位址信号以便测试。6 .如申请专利范围第5项的记忆体元件,其中该起始 位址 信号和停止位址信号被传送至该位址计数器单元 并界定该 半导体阵列中位置的范围以便测试。7.一种测试 具有内建自动测试单元的记忆体元件中半导体 记忆体阵列里被选定子阵列的方法,该方法包括下 列部步 骤:当该内建自动测试单元在非测试模式时,将外 部产生 的起始位址信号及停止位址信号储存于一个储存 单元中, 该起始位址信号及停止位址信号用来界定该被选 定子阵列 ;与将起始位址信号及停止位址信号传送至该内建 自动测 试单元的位址产生单元,该起始位址信号及停止位 址信号 可致使该被选定子阵列被测试。8.如申请专利范 围第7项的方法,其中该储存步骤包括将 该外部产生的起始位址信号及停止位址信号当作 测试计划 程序的结果储存于该记忆体元件中的步骤。9.如 申请专利范围第8项的方法,其中该储存步骤包括 将 该外部产生的起始位址信号及停止位址信号储存 于该内建 自动测试单元的暂存器中的步骤。10.一种内建自 动测试单元,用以在具有记忆体阵列及结 合定位和控制装置的半导体记忆体单元中,测试该 记忆体 阵列及该结合定位和控制装置,该内建自动测试单 元包括 :产生时脉信号及控制信号预选顺序的时脉信号装 置;回 应时脉信号以产生资料信号预选顺序的资料信号 产生装置 ;回应时脉信号以产生位址信号预选顺序的位址信 号产生 装置;及连结上述位址信号装置以决定上述位址信 号产生 装置之起始位址与停止位址的位址限定装置,该位 址限定 装置会储存外部产生的起始位址信号与停止位址 信号。11.如申请专利范围第10项的内建自动测试 单元,其中该 外部产生的起始位址信号与停止位址信号会经由 该记忆体 阵列来相关联定址与控制装置的终端子传送至该 位址限定 单元。12.如申请专利范围第10项的内建自动测试 单元,其中该 起始位址信号与停止位址信号会将内建自动测试 单元测试 限定于子阵列及相关联定址与控制装置。13.如申 请专利范围第10项的内建自动测试单元,其中该 内建自动测试单元包括一个备用模式,在该备用模 式期间 该记忆体阵列可存取。14.如申请专利范围第13项 的内建自动测试单元,其中该 起始与停止位址信号于该备用模式期间会被储存 于该内建 自动测试单元中。图式简单说明:第一图依照本发 明所建 构含有内建自动测试单元之记忆体元件方块流程 图。第二 图依照本发明所建构记忆体元件内建自动测试单 元中位址 限定暂存器单元的方块图。第三图是显示在位址 限定单元 载入期间所选信号之间关系的时序图。 |
