| 发明名称 |
CLOCK-GENERATING CIRCUIT AND Y/C-SEPARATING CIRCUIT |
| 摘要 |
|
| 申请公布号 |
JPH10210492(A) |
申请公布日期 |
1998.08.07 |
| 申请号 |
JP19970011412 |
申请日期 |
1997.01.24 |
| 申请人 |
TOSHIBA CORP;TOSHIBA AVE CORP |
发明人 |
YOSHIDA RIICHIRO |
| 分类号 |
H04N9/44;H04N9/78;(IPC1-7):H04N9/44 |
主分类号 |
H04N9/44 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
