출력 버퍼

摘要

본 고안은 출력 버퍼에 관한 것으로 특히, 입력 신호를 클럭에 동기되어 버퍼에 인가하도록 플립플롭을 접속함에 의해 지연 발생을 방지하여 고속 처리가 가능하도록 안출한 것이다. 이러한 본 고안은 클럭(CLK)에 동기되어 입력 신호(i)를 래치하는 디플립플롭(203)과, 이 디플립플롭(203)의 출력 신호(Q)를 버퍼링하여 패드(202)에 전송하는 버퍼(201)로 구성한다.