| 摘要 |
<p>본 고안은 CMOS논리에서 사용되는 신호를 TTL에서 사용되는 신호로 변환하는 출력버퍼회로에 관한 것이며, 종래의 출력버퍼회로는 CMOS에서 사용되는 신호를 그대로 TTL로 출력하여 소비전력이 증가하고, 그 TTL의 내부 논리가 불안정한 문제점이 있었다. 이와 같은 문제점을 감안한 본 고안은 출력버퍼회로에 인가되는 전원전압을 전압강하시켜 인가함으로써, 그 출력신호가 고전위로 출력될때 CMOS의 전력소모식 CVf에서 알 수 있듯이 그 소비전력을 감소시키는 효과와, 그 전원전류를 감소시킴으로써 전원잡음을 줄이며, TTL의 내부논리를 안정화시키는 효과가 있다.</p> |
