发明名称 Circuit arrangement for generating an output signal
摘要 <p>Für die Verarbeitung von digitalen Signalen sind allgemein steile Signalflanken erwünscht, während insbesondere von außen zugeführte Signale, die beispielsweise über längere Kabel übertragen werden, relativ flache Signalflanken aufweisen können. Hierfür sind verschiedene Schaltungen bekannt, insbesondere Schmitt-Trigger, die gleichzeitig auch relativ unempfindlich gegenüber Störsignalen sind, jedoch eine große Zeitverzögerung zwischen dem Beginn eines Eingangssignals und des von der Schaltung erzeugten Ausgangssignals haben. Um diese Verzögerung zu vermeiden, wird erfindungsgemäß vorgeschlagen, die erste Schaltschwelle bei einem niedrigen Wert des Eingangssignals zu wählen, und wenn das Eingangssignal einen weiteren, höher gewählten Schwellenwert überschreitet, den ersten Schwellenwert auf einen zweiten, höheren Schwellenwert umzuschalten. Dadurch wird relativ kurz nach Beginn der ansteigenden oder abfallenden Flanke des Eingangssignals ein Ausgangssignal erzeugt. Dies kann durch Umschalten der Schaltschwelle eines Vergleichers oder durch die Verwendung von zwei Vergleichern erfolgen. Die Umschaltung auf die verschiedenen Schaltschwellen oder die verschiedenen Vergleicher wird durch eine weitere Steuerschaltung ausgelöst, die auch von den Vergleichern selbst angesteuert werden kann. Wenn bei Verwendung von zwei Vergleichern diese selbst als Schmitt-Trigger ausgeführt sind, ergibt sich eine besonders gute Unempfindlichkeit gegenüber Störungen. &lt;IMAGE&gt;</p>
申请公布号 EP0855798(A1) 申请公布日期 1998.07.29
申请号 EP19980200089 申请日期 1998.01.14
申请人 PHILIPS CORPORATE INTELLECTUAL PROPERTY GMBH;KONINKLIJKE PHILIPS ELECTRONICS N.V. 发明人 MORES, ROBERT, DR.;EISELE, HARALD
分类号 H03K5/08;(IPC1-7):H03K5/08 主分类号 H03K5/08
代理机构 代理人
主权项
地址