发明名称 LOW VOLTAGE INTERFACE CIRCUIT WITH A HIGH VOLTAGE TOLERANCE
摘要 <p>Ce circuit d'interface à basse tension tolérant une tension élevée autorise un couplage efficace de dispositifs à niveaux d'alimentation différents sans que ne surviennent de notables courants de perte ou que les circuits ne soient endommagés. Dans un mode de réalisation, figurent un circuit de commande à trois états, un chemin de données, un circuit de tension de référence et un circuit d'isolation. Le circuit d'interface assure un mode réception d'impédance élevée. Dans ce mode, lorsqu'une tension, largement supérieure à la tension d'alimentation du circuit d'interface, est appliquée à une broche de connexion entrée/sortie du circuit d'interface, le circuit d'isolation isole l'alimentation de la broche de connexion entrée/sortie. Ce circuit d'interface protège également tous les transistors de chutes de tension, dépassant un seuil de tension spécifié, grille-substrat, grille-source et grille-drain, par exemple 3,6 volts pour une alimentation nominale de 3 volts lorsqu'une tension allant jusqu'à 5, 5 volts est appliquée depuis l'extérieur à la broche de connexion entrée/sortie. Dans le mode à impédance élevée, lorsque la tension appliquée de l'extérieur à la broche de connexion entrée/sortie est largement inférieure à la tension d'alimentation du circuit d'interface, le circuit d'isolation est forcé jusqu'à approximativement la tension d'alimentation du circuit d'interface. Dans le mode à faible impédance, les circuits d'isolation sont désactivés et le niveau logique au terminal de données est transféré vers la broche de connexion entrée/sortie. Dans un autre mode de réalisation, il est établi un chemin de données tamponné du terminal de données à la broche de connexion entrée/sortie.</p>
申请公布号 WO1998032228(A1) 申请公布日期 1998.07.23
申请号 US1997010731 申请日期 1997.06.20
申请人 发明人
分类号 主分类号
代理机构 代理人
主权项
地址