发明名称 METHOD AND APPARATUS FOR ZERO LATENCY BUS TRANSACTIONS
摘要 <p>A split transaction bus in a computer system that permits out-of-order replies in a pipelined manner using an additional bus for use in the response phase.</p>
申请公布号 WO1998032063(A2) 申请公布日期 1998.07.23
申请号 US1997022147 申请日期 1997.12.03
申请人 发明人
分类号 主分类号
代理机构 代理人
主权项
地址