| 主权项 |
1.一种抑制积体电路基材区域中所形成之绝缘结构上缘处形成寄生边缘电晶体之方法, 该方法包括下列步骤:对该基材之区域掺杂而后扩散;移除该基材区域之部分;及使用绝缘材料装填该基板之移除部分,以形成该绝缘结构。2.如申请专利范围第1项之方法,其中使用抑制该寄生电晶体形成之类的杂质掺杂该基 材之区域。3.如申请专利范围第2项之方法,其中该部分之宽度小于该杂质之扩散宽度。4.如申请专利范围第3项之方法,其中该基材之区域系藉由回火之步骤而扩散。5.如申请专利范围第4项之方法,其中该绝缘结构系以氧化物所装填之沟槽。6.如申请专利范围第1项之方法,其中该移除之步骤系反应性离子蚀刻。7.如申请专利范围第1项之方法,又包括在该基材顶面上形成一对氧化间隙壁之步骤, 其中该对氧化间隙壁间之该基材区域界定该区域。8.如申请专利范围第7项之方法,其中形成该对氧化间隙壁之步骤包含:在该基材成长第一氧化层;在该第一氧化层之顶面上沈积一层氮化物;在该氮化层之顶面上覆盖罩幕层;将经由该罩幕层所曝露之该氮化物分予以非等向性蚀刻,以形成该第一氧化层之曝露区 域;在该氮化层剩余部分及该第一氧化层之曝露区域之顶面上沈积第二氧化层;及对该第二氧化层予以非等向性蚀刻,以形成该对氧化间隙壁。9.如申请专利范围第8项之方法,其中在蚀刻该基材步骤期间亦对经由该对氧化间隙壁 所曝露之该第一氧化层部分予以蚀刻。10.如申请专利范围第9项之方法,又包括在移除步骤之后,对该氮化层之剩余部分, 该对氧化间隙壁及该第一氧化层剩余部分予以蚀刻之步骤。11.一种掺杂积体电路基材中所形成槽沟侧壁之方法,该方法包括下列步骤:在该基材之第一区域中植入掺质;对该第一区域予以热处理以使该掺质活化及侧向扩散至宽度大于该第一区域之第一区域 中;及对该基材予以蚀刻,以形成该槽沟,使得该槽沟宽度小于该第一区域之宽度。12.如申请专利范围第11项之方法,其中该第一区域之宽度界定该槽沟之宽度。13.如申请专利范围第12项之方法,又包括下列步骤:在该基材上成长垫氧化层;在该垫氧化层之顶面上沈积一层氮化物;在该氮化层之顶面上覆盖罩幕层;及对经由该罩幕层所曝露之该氮化物部分予以非等向性蚀刻,以曝露该垫氧化层区域,其 中该基材之该第一区域系在该垫氧化层之曝露区域下面。14.如申请专利范围第13项之方法,其中将该掺质经由该垫氧化层植入该基材之该第一 区域中。15.如申请专利范围第14项之方法,又包括在形成该槽沟之后,对该氮化层之剩余部分 及该垫氧化层之剩余部分予以蚀刻之步骤。图式简单说明:第1A图至第1C图显示将离子植入绝缘槽沟侧壁之习用方法。第2A图至第2C图显示将离子植入绝缘槽沟侧壁之习用方法之相对困难度。第3A图至第3E图显示经由置于IC基材顶面上之氮化层制备经蚀刻开口之方法。第4A图至第4E图显示使用如本发明之第一个具体实施例之处理步骤将离子植入绝缘槽 沟侧壁之方法。第5A图至第5E图显示使用如本发明之第二个具体实施例之处理步骤将离子植入绝缘槽 沟侧壁之方法。 |
