| 摘要 |
本发明之目的是获得高驱动能力，小时钟相位差之时钟驱动电路。本发明之解决手段是使第1共同线16经由时钟输出线17电连接到时钟输入驱动器11之输出节点。多个预驱动15(l)～15(n)以输入节点IN电连接到第1共线16，以输出节点OUT电连接到第2共同线18。多个主驱动器19(1)～19(m)以输入节点IN电连接到第2共同线18，以输出节点OUT电连接到第3共同线22。第3共同线22连接到多个时钟信号供给线21(l)～21(s)。该多个时钟信号供给线21(l)～21(s)电连接到需要时钟信号之内部电路(第2巨单元)20之时间输入节点。 |
