半导体集成电路及其制造方法

摘要

把本来所需金属布线层的层数不同的多个宏单元混合配置到同一LSI芯片上,抑制布线电阻的增大,从而抑制电压降和布线延迟的增大。在LSI衬底上形成的N(N≥3)层以上布线层的多种宏单元之内的至少一个宏单元,具备由第(N－2)布线层形成的布线图形,有第(N－1)布线层的第(N－1)层布线图形和第(N－1)层布线接触图形,与第(N－1)层布线图形相同的第N层布线图形和与第(N－1)层布线接触图形相同的第N层布线接触图形。

主权项

1、一种半导体集成电路，具备：在半导体衬底上边形成的分别具有由金属布线层构成的N(N≥3)层布线的第1宏单元；和在同一半导体衬底上边形成，具有与上述第1宏单元相同的分别由金属布线构成的N(N≥3)层金属布线层第2宏单元，其特征是，上述2个宏单元之内的一方的宏单元具备：由第(N-2)布线层形成的第(N-2)层布线图形；由第(N-1)布线层形成的第(N-1)层布线层图形；由上述第(N-1)布线层形成的第(N-1)层布线接触图形；由第N布线层形成，与上述第(N-1)层布线图形具有相同的图形的第N层布线图形；由上述第N层布线形成，与上述(N-1)层布线接触图形具有相同的图形的第N层布线接触图形；使上述第(N-1)层布线接触图形连接到上述第(N-2)层布线接触图形上的第1接触塞；以及使上述第N层布线接触图形连接到上述第(N-1)层布线接触图形上的第2接触塞。