| 摘要 |
<p>본 고안은 68000 계열의 범용 CPU와 시리얼 인터페이스 칩의 인터페이스시 발생할 수 있는 딜레이 타임을 해결해 줄 수 있도록 하는 범용 CPU와 시리얼 인터페이스 칩의 인터페이스를 위한 리드/라이트 제어회로를 제공한다. 본 발명은 CPU(1)로부터 발생되는 리드/라이트신호(R/W)를 보드 클럭을 사용하여 일정시간(50㎱) 딜레이하는 딜레이부(2), 상기 딜레이부(2)에서 출력되는 리드신호를 반전기(INV1)를 통해 반전하여 시리얼 인터페이스 칩으로 출력하며, 로우 액티브인 라이트 신호(_WR)를 출력하는 게이트 어레이 로직부(3), 상기 게이트 어레이 로직부(3)로 부터의 로우 액티브인 라이트 신호(_WR)와 CPU(1)로 부터의 칩 선택신호(/CS1)를 앤딩하여 라이징되는 시점이 유효한 데이터의 끝이상으로 넘어가지 않도록 라이트 신호(/WR)를 출력하는 앤드 로직부(4)로 구성된다.</p> |
