发明名称 | 半导体元件的制造方法 | ||
摘要 | 一种半导体元件的制造方法,通过减弱源极区的电场而减少接合泄漏,从而改善DRAM单元的刷新特性。在形成于第一导电型的P型衬底上的P型空穴与第二导电型的N型源极区的接合边界面上,形成第一导电型或第二导电型的杂质区,通过向源极区注入填充离子来增加源极区的耗尽区长度,在注入填充离子后对源极区进行逆掺杂。 | ||
申请公布号 | CN1186337A | 申请公布日期 | 1998.07.01 |
申请号 | CN97125928.3 | 申请日期 | 1997.12.25 |
申请人 | 现代电子产业株式会社 | 发明人 | 金泰雨;郑在宽 |
分类号 | H01L21/8242 | 主分类号 | H01L21/8242 |
代理机构 | 柳沈知识产权律师事务所 | 代理人 | 马莹 |
主权项 | 1.一种半导体元件的制造方法,其特征在于,包括:在半导体衬底上形成第一导电型空穴的步骤;在所述空穴内的规定部分形成杂质区的步骤;在形成有所述空穴的所述半导体衬底上面的规定部分形成栅极电极的步骤;以及在所述栅极电极两侧的空穴内形成第二导电型源极和漏极区的步骤,该步骤包括:所述源极区形成在所述杂质区与所述衬底表面之间的步骤,在形成有所述栅极、所述源极区及所述漏极区的所述半导体衬底整个表面上形成层间绝缘膜的步骤,蚀刻所述层间绝缘膜的规定部分而形成存储节点接触孔的步骤,作为填充离子而向所述源极区注入第二导电型杂质的步骤,在所述层间绝缘膜上面形成接触所述源极区的存储节点电极的步骤。 | ||
地址 | 韩国京畿道 |