发明名称 半导体装置的制造方法
摘要 提供一种不使位线与字线连接而以自行调整的方式连接在半导体衬底上且不产生成结晶缺陷的半导体装置。在半导体(例如Si)衬底1上依次分别形成元件分离绝缘膜2、栅氧化膜3、栅极4(字线)、绝缘膜5之后,形成侧壁6a~6f。此时,形成衬底保护氧化膜6g~6i,从而不使半导体衬底1露出。在形成源/漏区261~263之后,淀积由Si3N4或SiON等构成的绝缘膜7,此后在全部表面上形成层间绝缘膜8。绝缘膜7与层间绝缘膜8相比刻蚀速度慢。
申请公布号 CN1186336A 申请公布日期 1998.07.01
申请号 CN97117764.3 申请日期 1997.08.29
申请人 三菱电机株式会社 发明人 大野吉和
分类号 H01L21/8242;H01L27/108 主分类号 H01L21/8242
代理机构 中国专利代理(香港)有限公司 代理人 杨凯;叶恺东
主权项 1.一种半导体装置的制造方法,其特征在于包括以下工序:(a)在半导体衬底的表面上有选择地形成第1导电膜的工序;(b)在上述第1导电膜上形成第1绝缘膜的工序;(c)在由上述工序(a)及(b)获得的结构上形成第2绝缘膜的工序;(d)在上述第2绝缘膜上形成第3绝缘膜的工序;(e)在上述第3绝缘膜上形成第4绝缘膜的工序;(f)对上述第4绝缘膜、上述第3绝缘膜、上述第2绝缘膜有选择地、而且按照该顺序进行个别地刻蚀,使存在于上述半导体衬底的上述表面内未形成上述第1导电膜的第1位置的部分露出的工序;(g)在上述第1位置形成与上述半导体衬底导电性接触的第2导电膜的工序,其中上述第3绝缘膜比上述第4绝缘膜的刻蚀速度慢。
地址 日本东京都