| 主权项 |
1.一种漂浮闸极记忆装置之抹除方法,包括:首先提 供一 第一相对高电压予该漂浮闸极记忆装置之一源极 区,同时 提供一第一相对低电压予该漂浮闸极记忆装置所 在之一控 制闸极,同时将漂浮闸极记忆装置所在之一基底接 地;及 随后提供一第二相对高电压予该基底,同时提供一 第二相 对低电压予该控制闸极。2.如申请专利范围第1项 所述之抹除方法,其中,在同时 将漂浮闸极记忆装置所在之一基底接地时,同时使 该漂浮 闸极记忆装置之一汲极区处于漂浮状态。3.如申 请专利范围第1项所述之抹除方法,其中,在提供 一第二相对低电压予该控制闸极时,同时使该源极 区及该 漂浮闸极记忆装置之一汲极区处于漂浮状态。4. 如申请专利范围第1项所述之抹除方法,其中,提供 该 源极区之该第一相对高电压约为0.5V至一系统电源 电压( Vcc)左右。5.如申请专利范围第1项所述之抹除方法 ,其中,提供该 控制闸极之第一相对低电压约为-6--15V左右。6.如 申请专利范围第1项所述之抹除方法,其中,提供该 基底之该第二相对高电压约0.5V至一系统电源电压 (Vcc) 左右。7.如申请专利范围第1项所述之抹除方法,其 中,提供该 控制闸极之第二相对低电压约为-6--15V左右。8.一 种漂浮闸极记忆装置之抹除方法,其中该漂浮闸极 记 忆装置包括一第一型源极区及一第一型汲极区,两 者形成 于一第二型半导体区,一通道区则自该源极区延伸 至该汲 极区,一漂浮闸极,位于该通道区上,及一控制闸极, 位 于漂浮闸极上,其包括下列步骤:首先提供一第一 相对高 电压脉冲予该源极区;同时提供一第一相对低电压 予该控 制闸极;同时使该半导体区接地;同时使该汲极区 处于漂 浮状态;随后提供一第二相对低电压脉冲予该控制 闸极; 同时提供一第二相对高电压脉冲予该半导体区;及 同时使 该汲极区及源极区处于漂浮状态。9.如申请专利 范围第8项所述之抹除方法,其中,提供该 源极区之该第一相对高电压脉冲约为5V左右。10. 如申请专利范围第8项所述之抹除方法,其中,提供 该控制闸极之该第一相对低电压约为-10V左右。11. 如申请专利范围第8项所述之抹除方法,其中,提供 该基底之该第二相对高电压脉冲约为5V左右。12. 如申请专利范围第8项所述之抹除方法,其中,提供 该控制闸极之该第二相对低电压脉冲约为-10V左右 。13.如申请专利范围第8项所述之抹除方法,其中, 该第 一型包括N型,该第二型包括P型。14.如申请专利范 围第8项所述之抹除方法,其中,该源 极区包括一双扩散N型源极区。15.如申请专利范围 第14项所述之抹除方法,其中,该双 扩散N型源极区包括一扩散深度较深但属于淡掺杂 之N-掺 植区,及一扩散深度较浅但属于浓掺杂之N+掺植区 。16.一种快闪式可电性抹除及可程式唯读记忆装 置之抹除 方法,包括一第一抹除阶段及一第二抹除阶段,其 中,该 第一抹除阶段包括:提供一约5V左右之电压脉冲予 该唯读 记忆装置之一源极区,同时提供一约-10V左右之电 压脉冲 予该唯读记忆装置之一控制闸极,同时将该唯读记 忆装置 所在之一基底接地,同时使该唯读记忆装置之一汲 极区处 于漂浮状态;及该第二抹除阶段包括:提供一约5V左 右之 电压脉冲予该基底,同时提供一约-10V左右之电压 脉冲予 该控制闸极,同时使该汲极区及该源极区处于漂浮 状态。17.如申请专利范围第16项所述之抹除方法, 其中,该第 一抹除阶段约持续5-100msec。18.如申请专利范围第 17项所述之抹除方法,其中,该第 二抹除阶段约持续5-100msec。19.如申请专利范围第 16项所述之抹除方法,其中,该第 一抹除阶段约持续50msec。20.如申请专利范围第19 项所述之抹除方法,其中,该第 二抹除阶段约持续50msec。图示简单说明:第一图系 显示 习知快闪EEPROM单元的剖面图;第二a图系显示一依 据第 一图之习知快闪EEPROM单元,实施传统程式化步骤之 示意 图;第二b图系显示一依据第二a图之传统程式化步 骤,提 供不同电压予源极区、汲极区、闸极及基底之波 形时序图 ;第三a图系显示一依据第一图之习知快闪EEPROM单 元, 实施传统抹除步骤之示意图;第三b图系显示一依 据第三a 图之传统抹除步骤,提供不同电压予源极区、汲极 区、闸 极及基底之波形时序图;第四图系显示一依据第二 b图及 第三b图实施传统程式化/抹除步骤时,记忆单元容 忍度之 测试图;第五a图系显示一漂浮闸极记忆单元;第五b 图系 显示一依据第五a图之漂浮闸极记忆单元所实施之 程式化 步骤中,提供不同电压予源极区、汲极区、闸极及 基底之 波形时序图;第五c图系显示一依据第五a图之漂浮 闸极记 忆单元所实施之抹除步骤中,提供不同电压予源极 区、汲 极区、闸极及基底之波形时序图;及第五d图系显 示第五a 图之漂浮闸极记忆单元依据第五c图之第一抹除阶 段进行 抹除后之剖面图;第五e图系显示第五a图之漂浮闸 极记忆 单元依据第五c图之第二抹除阶段进行抹除后之剖 面图; 及第六图系显示一依据第五b图之漂浮闸极记忆单 元实施 本发明程式化/抹除步骤时,漂浮闸极记忆单元容 忍度之 测试图。 |
