| 主权项 |
1.一种半导体装置,其包括:一半导体层,其形成于一绝缘表面上;一中间层绝缘膜,其形成于该半导体层上;一接点孔,其穿过该中间层绝缘膜用以将在其内的该半导体层的一部分露出来;一电极,其电气地与在该接点孔内的半导体层相接触,其中该半导体层与该电极于该接点孔内被同范围地作成图案。2.如申请专利范围第1项所述之半导体装置,其中该接点孔的面积比该电极与该半导体层相接触的面积大。3.如申请专利范围第1项所述之半导体装置,其中该电极没有与该接点孔的至少一边缘相重叠。4.一种半导体装置,其包括:一半导体层,其形成于一绝缘表面上;一中间层绝缘膜,其形成于该半导体层上;一接点孔,其穿过该中间层绝缘膜用以将在其内的该半导体层的一部分露出来;一电极,其电气地与在该接点孔内的半导体层相接触,其中该半导体层具有至少一边缘于该接点孔内,该边缘大致上与该电极的一边缘对齐。5.一种半导体装置,其包括:一基材,其具有一绝缘表面;一半导体层,其形成于该绝缘表面上;一中间层绝缘膜,其形成于该半导体层上;一接点孔,其穿过该中间层绝缘膜用以将在其内的该半导体层的一部分露出来;一接线(wiring),其于一方向上延伸于该中间层绝缘膜上且透过该接电孔电气地连接至该半导体层,该接线跨越过该接点孔,其中该接线系以从上面看接点孔被分割成两个部分的方式跨越过该接点孔。6.如申请专利范围第5项所述之半导体装置,其中该半导体层与在该接点孔内的该接线的一部分同范围地被作成图案。7.一种主动阵列装置,其包括:一像素阵列,其被安排于一基材上;一半导体岛(is Lands)阵列,其被安排于该基材上相对应于该像素阵列,每一半导体岛构成一用于切换相关连的一个像素的薄膜电晶体;一对杂质区,其形成于每一半导体岛之中且它们之间有一通道;一中间层绝缘膜,其形成于该半导体岛上,该中间层绝缘膜具有多个接点孔,其中每一半导体岛具有其杂质区之一相对应于该等接点孔之一而被暴露出来;一源极线,其沿着该等半导体岛的一矩阵延伸于该中间层绝缘膜上,其中该矩阵之每一个半导体岛在该等接点孔内之一杂质区处被电气地连接至该源极线,其中该等杂质区之一与该等接点孔之一相关连地被作成图案,大至与该源极线的一部分同范围。8.一种具有像素之主动阵列液晶显示器,其包括TFTs,其被置于该等像素处并具有被掺杂的区域;一金属层,其被作成电极或接线(interconnects)的图案;及该等被掺杂的区域具有与该金属层相接触的部分及以自我对准的方式被作成与该等电极或接线的几何形状相同的图案。9.一种制造一半导体装置的方法,其包括的步骤为:形成一半导体层;形成一中间层介电膜于该半导体层上;形成一开孔用以将该半导体层的一部分露出来;及在将该半导体层作成与一导电层的几何形状相同的图案时,形成一与在该开孔内之半导体层相接触之作成图案的该导电层。10.如申请专利范围第9项所述之方法,其中该作图案步骤系用乾蚀刻来实施的。11.一种具有底闸式薄膜电晶体的半导体装置,其包括:一半导体层,其形成于一绝缘表面上;一中间层绝缘膜,其形成于该半导体层上;一接点孔,其穿过该中间层绝缘膜用以将在其内的该半导体层的一部分露出来;一电极,其电气地与在该接点孔内的半导体层相接触,其中该半导体层与该电极于该接点孔内被同范围地作成图案。12.如申请专利范围第11项所述之半导体装置,其中该接点孔的面积比该电极与该半导体层相接触的面积大。13.如申请专利范围第11项所述之半导体装置,其中该电极没有与该接点孔的至少一边缘相重叠。14.一种具有像素之主动阵列液晶显示器,其包括底闸式TFTs,其被置于该等像素处并具有被掺杂的区域;一由源极线所形成之主动阵列电路;及该等被掺杂的区域于与该等源线相接触的位置处被作成与该等源极线的几何形状相同的图案。15.一种具有像素之主动阵列液晶显示器,其包括底闸式TFTs,其被置于该等像素处并具有被掺杂的区域;一金属层,其被作成电极或接线(interconnects)的图案;及该等被掺杂的区域具有与该金属层相接触的部分及以自我对准的方式被作成与该等电极或接线的几何形状相同的图案。16.一种制造一半导体装置底闸极式TFTs的方法,其包括的步骤为:形成一半导体层;形成一中间层介电膜使得该半导体层位在该中间层介电膜之下;形成一开孔用以将该半导体层的一部分露出来;及在将该半导体层作成与一导电层的几何形状相同的图案时,形成一与在该开孔内之半导体层相接触之作成图案的该导电层,在此同时,将该半导体层作成与该金属层的几何形状相同的图案。17.如申请专利范围第16项所述之方法,其中该作图案步骤系用乾蚀刻来实施的。图示简单说明:第一A及一B图为上视图其显示一据本发明之用于方便一主动阵列液晶的像素之处理步骤;第二图为一上视图其显示一依据本发明之用于制造一像素的处理步骤;第三A-三D图为截面图其显示一依据本发明之用于制造一像素的处理步骤;第四A-四C图为截面图其显示一依据本发明之用于制造一像素的处理步骤;第五A-五C图为截面图其显示一依据本发明之用于制造一像素的处理步骤;第六A-六B图为上视图其显示前技主动阵列液晶之一像素的制造处理步骤;第七图为一上视图其显示藉由前技技术之用于制造一像素的处理步骤;第八A-八D图为截面图其显示藉由前技技术之用于制造一像素的处理步骤;第九A-九C图为截面图其显示藉由前技技术之用于制造一像素的处理步骤;第十图为一截面图其显示依据本发明之一用于制造一放置有一底闸TFT的像素的处理步骤;第十一A-十一E图为显示依据本发明之一主动阵列液晶显示器之应用的视图;第十二A及十二B图为一传统TFT的上视图;第十三图为前技之集积的TFTs的上视图;第十四A及十四B图为集积的TFTs的上视图;第十五A及十五B图为上视图其显示用于制造集积的TFTs的处理步骤;第十六图为集积的(integrated)TFTs的上视图;第十七图为一像素的一上视图;第十八A及十八B图为显示用于制造一置于一像素上的TFT的处理步骤之图视;第十九A及十九B图为显示用于制造一置于一像素上的TFT的处理步骤之图式;第二十A及二十B图为显示用于制造一置于一像素上的TFT的处理步骤之图式;第二一A-二一C图为显示用于制造一置于一像素上的TFT的处理步骤之图式;第二二A及二二B图为显示用于制造一置于一像素上的TFT的处理步骤之图式;第二三A及二三B图为显示用于制造一置于一像素上的TFT的处理步骤之图式;第二四A-二四C图为显示用于制造一置于一像素上的TFT的处理步骤之图式;第二五A及二五B图为显示用于制造一置于一像素上的TFT的处理步骤之图式;第二六A及二六B图为显示用于制造一置于一像素上的TFT的处理步骤之图式;及第二七A及二七B图为显示用于制造一置于一像素上的TFT的处理步骤之图式。 |
