| 主权项 |
1.一种取样保持电路,其包括:一第一射极耦合逻辑电路(1)具有一第一和第二电晶体(Q11.Q12),上述第一射极耦合逻辑电路(1)的耦合射极经一偏压装置(9)而接地,上述第一和第二电晶体(Q11.Q12)的基极分别输入互补扫瞄信号(7.8);一第二射极耦合逻辑电路(2)具有n个电晶体(Q2-1-Q2-n),上述第二射极耦合逻辑电路(2)的耦合射极耦接至上述第一电晶体(Q11)的集极,其中n为一正整数;一第三射极耦合逻辑电路(3)具有n个电晶体(Q3-1-Q3-n),上述第三射极耦合逻辑电路(3)的耦合射极耦接至上述第二电晶体(Q12)的集极;一位移暂存器6,藉利用与一点时脉(11)同步位移的一启动脉波信号(12)以产生n个时序脉冲,上述n个时序脉冲之每一第i个信号均比上述启动脉波(12)落后i个时脉周期,并且输入上述第二和第三射极耦合逻辑电路(2.3)中第i个电晶体(Q2-i,Q3-i)的基极,其中i为不大于n之正整数;一取样保持部份5具有n个取样保持单元(5-1-5-n)用以驱动一类比信号(13)成为并列信号,每一上述取样保持单元(5-1-5-n)均输出一保持于其中的并列信号,上述并列信号系由取样上述类比信号(13)再送入上述n个取样保持单元;以及一电流放大部份4由一电源(10)提供电源,具有n个电流放大装置(4-1-4-n),在当电流流经上述电流放大装置中,连接至上述第二射极耦合逻辑电路2中n个电晶体(Q2-1-Q2-n)相对应的第i个电晶体的集极,和上述第三射极耦合逻辑电路3中n个电晶体相对应的第(n-i+l)个电晶体的集极时,每一上述n个电流放大装置(4-1-4-n)第i个装置,将会传送上述取样信号至上述取样保持单元(5-1-5-n)相对应的第i个单元。2.如申请专利范围第1项所述之取样保持电路,其中上述n个电流放大装置(5-1-5-n)之每一装置,系为电流镜电路。3.如申请专利范围第1项所述之取样保持电路,其中上述偏压装置(9)为定电流线路。4.如申请专利范围第1项所述之取样保持电路,其中上述偏压装置(9)为电阻器。图示简单说明:第一图系显示本发明实施例之线路方块图。第二图系显示在第一图取样保持部份5的取样保持单元之实施例。第三图系显示第一图实施操作之时序图。第四图为电流镜电路之线路图。第五图系显示高精细LCD基本架构之方块图。第六图系显示应用于习知技术的双向位移暂存器之方块图。第七图系显示应用于第六图双向位移暂存器的切换元件的实施例线路方块图。 |
