| 主权项 |
1.一种具有输入接头和输出接头的互补式金氧半导体驱动电路,包含有:一输出驱动电路,具有分别为第一种和第二种型式的第一和第二金氧半导体电晶体,其等的主要电流路径系串联连接在一电源供应接头和一共用接头之间,该第一和第二金氧半导体电晶体之主要电流路径间的共用连接点构成该互补式金氧半导体驱动电路的输出接头;一第一前驱动电路,具有分别为该第一和第二型式的第三和第四金氧半导体电晶体,其等的主要电流路径系串联连接在该电源供应接头和该共用接头之间,该第三和第四金氧半导体电晶体的主要电流路径间的共用连接点系耦合至该第一金氧半导体的控制电极上;一第二前驱动电路,具有分别为该第一和第二型式的第五和第六金氧半导体电晶体,其等的主要电流路径系串联连接在该电源供应接头和该共用接头之间,该第五和第六金氧半导体电晶体的主要电流路径间的共用连接点系耦合至该第二金氧半导体的控制电极上;以及一定时电路,具有一输入接头,其构成该互补式金氧半导体驱动电路的输入接头、以及第一、第二和第三输出接头,用以分别供应不同的第一、第二和第三定时信号至该等第四、第三和第六、以及第五金氧半导体电晶体的控制电极上,该定时信号包含有脉波;其特征在于每一个定时信号的脉波均具有和其它定时信号之脉波不同的脉宽。2.如申请专利范围第1项之互补式金氧半导体驱动电路,其中每一定时信号的脉波大致上是为方波脉波。3.如申请专利范围第1项之互补式金氧半导体驱动电路,其中每一个定时信号的脉波均至少具有不同于其它定时信号之脉波的上升时间和下降时间。4.如申请专利范围第3项之互补式金氧半导体驱动电路,其中该定时电路包含有第一、第二和第三互补式金氧半导体反相器电路,其每一者均耦合在该功率供应接头和该共用接头之间,每一反相器电路的输入端系耦合至该定时电路的输入接头上,而该等第一、第二和第三互补式金氧半导体反相器电路的输出接头则分别连接至该定时电路的第一、第二和第三输出接头上,一第一电流供应源耦合在该第一互补式金氧半导体反相器电路的主要电流路径和该功率供应接头之间,而一第二电流供应源则耦合在该第三互补式金氧半导体反相器电路的主要电流路径与该共第接头之间。5.如申请专利范围第1.2.3或4项之互补式金氧半导体驱动电路,其中该第一定时信号包含有具有第一脉宽的第一脉波,该第二定时信号包含有具有较第一脉宽为大之第二脉宽的第二脉波,而该第三定时信号包含有具有较第二脉宽为大之第三脉宽的第三脉波。6.如申请专利范围第5项之互补式金氧半导体驱动电路,其中该定时电路包含有第一和第二或闸和一及闸,其每一者均具有耦合至该定时电路之输入接头上的第一输入端,第一延迟元件具有一个耦合至该第一或闸之输出端上的输入端,第二延迟元件具有一个耦合至该第一延迟元件之输出端上的输入端,以及一个耦合至第二或闸的第二输入端上,以及第三延迟元件具一个耦合至该及闸的输出端上,以及一个耦合第一或闸的第二输入端上的输出端,该第一延迟元件的输出端系耦合至该及闸的第二输入端上,该第三延迟元件的输出端、该第一延迟元件的输出端和第二或闸的输出端分别构成该定时电路之第一、第二和第三输出接头。图示简单说明:第一图显示出一个根据本创作的互补式金氧半导体驱动电路。第二a-二f图显示出一系列的波形,用以示范第一图中之电路的运作。第三图显示出可使用在第一图之互补式金氧半导体驱动电路内的定时电路的第一具体实施例。第四a-四d图显示出一系列的波形,用以示范第三图中之定时电路的运作。第五图显示出可使用在第一图之互补式金氧半导体驱动电路内的定时电路的第二具体实施例。第六a-六d图显示出一系列的波形,用以示范第五图中定时电路的运作。 |
