| 主权项 |
1.一互补式金氧半积体电路之输出缓冲器,包含:一输出垫片;一VDD电源线,具有一第一电压源;一VSS电源线,具有一第二电压源;一第一MOS元件连接于该VDD电源线与该输出垫片之间;一第二MOS元件连接于该VSS电源线与该输出垫片之间;一MOS元件控制的横向矽控整流器,连接于该输出垫片与该VDD或VSS电源线之间,且与该第一MOS元件或第二MOS元件并联。2.如申请专利范围第1项所述之输出缓冲器,其中该第一MOS元件为一PMOS元件;该第二MOS元件为一NMOS元件。3.如申请专利范围第2项所述之输出缓冲器,其中该MOS元件控制的横向矽控整流器是一NMOS元件控制的横向矽控整流器,并且连接于该VSS电源线与该输出垫片之间,并与该NMOS元件并联。4.如申请专利范围第2项所述之输出缓冲器,其中该MOS元件控制的横向矽控整流器是一NMOS元件控制的横向矽控整流器,并且连接于VDD电源线与该输出垫片之间,并与该PMOS元件并联。5.如申请专利范围第2项所述之输出缓冲器,其中该PMOS元件与该NMOS元件所控制的横向矽控整流器都各具有一闸极,该输出缓冲器另具有一反相器连接于该NMOS元件控制的横向矽控整流器之闸极与该PMOS元件之闸极之间。6.如申请专利范围第2项所述之输出缓冲器,其中该MOS元件控制的横向矽控整流器是一PMOS元件控制的横向矽控整流器,并且连接于VDD电源线与该输出垫片之间,且与该PMOS元件并联。7.如申请专利范围第2项所述之输出缓冲器,其中该MOS元件控制的横向矽控整流器是一PMOS元件控制的横向矽控整流器,并且连接于VSS电源线与该输出垫片之间,且与该mboxNMOS元件并联。8.如申请专利范围第7项所述之输出缓冲器,其中该NMOS元件与该PMOS元件所控制的横向矽控整流器都各具有一闸极,该输出缓冲器另具有一反相器连接于该NMOS元件之闸极与该PMOS元件控制的横向矽控整流器之闸极之间。9.如申请专利范围第1项所述之输出缓冲器,尚包含一第二MOS元件控制的横向矽控整流器,连接于该输出垫片与该VSS电源线之间,并且与该第二MOS元件并联;该第一MOS元件控制的横向矽控整流器连接于该输出垫片与VDD电源线之间,并且与该第一MOS元件并联。10.如申请专利范围第9项所述之输出缓冲器,其中该第一MOS元件为一PMOS元件;该第二MOS元件为一NMOS元件。11.如申请专利范围第9项所述之输出缓冲器,其中该第一及该第二MOS元件控制的横向矽控整流器是NMOS元件控制的横向矽控整流器。12.如申请专利范围第11项所述之输出缓冲器,该PMOS元件与该第一MOS元件控制的横向矽控整流器都各具有一闸极;该输出缓冲器另具有一反相器连接于该第一MOS元件控制的横向矽控整流器之闸极与该PMOS元件之闸极之间。13.如申请专利范围第9项所述之输出缓冲器,该第一及该第二MOS元件控制的横向矽控整流器是PMOS元件控制的横向矽控整流器。14.如申请专利范围第13项所述之输出缓冲器,该NMOS元件与该第二MOS元件控制的横向矽控整流器都各具有一闸极;该输出缓冲器另具有一反相器连接于该第二MOS元件控制的横向矽控整流器之闸极与该NMOS元件之闸极之间。图示简单说明:第一图显示几种常用的CMOS输出缓冲器设计。第二图显示一具有强化静电放电防护能力之CMOS输出缓冲器。第三图显示一具有NMOS控制的横向矽控整流器,制作于一P型基底/N型井区CMOS制程中之CMOS输出缓冲器。第四图显示一制作于P型基底/N型井区CMOS制程中之NMOS控制横向矽控整流器的横切面剖面图。第五图为NMOS控制的横向矽控整流器之元件特性图。第六图显示一具有单一NMOS控制的横向矽控整流器,用来加强pull-down输出功能之CMOS输出缓冲器。第七图显示一具有单一NMOS控制的横向矽控整流器,用来加强pull-up输出功能之CMOS输出缓冲器。第八图显示一具有PMOS控制的横向矽控整流器,制作于一N型基底/P型井区的CMOS制程中之CMOS输出缓冲器。第九图显示一制作于N型基底/P型井区CMOS制程中之PMOS控制的横向矽控整流器的横切面剖面图。第十图为PMOS控制的横向矽控整流器之元件特性图。第十一图显示一具有单一PMOS控制的横向矽控整流器,用来加强pull-down输出功能之CMOS输出缓冲器。第十二图显示一具有单一PMOS控制的横向矽控整流器,用来加强pull-up输出功能之CMOS输出缓冲器。 |
