| 主权项 |
1.一种埋入式记忆体结构,包括:一半导体基底;一场氧化层,形成于该半导体基底上,用以做绝缘隔离之用;一渠沟,形成在该半导体基底中,用以绝缘隔离之用,且该渠沟中填有氧化物;一记忆体元件,形成于该半导体基底上,且位于该场氧化层所隔离出之一第一主动区域范围内;以及一逻辑元件,形成于该半导体基底上,且位于该渠沟所隔离出之一第二主动区域范围内。2.一种埋入式记忆体之制造方法,包括下列步骤:a.提供一半导体基底;b.在该半导体基底上形成一垫氧化层,并在该垫氧化层上形成一氮化物层;c.在该氮化物层上形成一第一光阻层,并定义该第一光阻层之图案;d.以该第一光阻层为罩幕,蚀刻该氮化物层至露出该垫氧化层,然后去除该第一光阻层;e.进行热氧化步骤,在露出之该垫氧化层处形成一场氧化层;f.在该氮化物层与该场氧化层上形成一第二光阻层,并定义该第二光阻层之图案,该第二光阻层完全覆盖住该场氧化层的部份;g.进行蚀刻步骤,以该第二光阻层为罩幕,依序蚀刻该氮化物层、该垫氧化层与该半导体基底,于是在该半导体基底中形成一渠沟,然后去除该第二光阻层;h.在该氮化物层、该场氧化层与该渠沟上形成一氧化物层,并进行一化学机械研磨步骤,使得该氧化物层与该氮化物层表面约同高;以及i.去除该氮化物层与该垫氧化层。3.如申请专利范围第2项所述之方法,其中更包括在该场氧化层隔离出的区域范围内,形成一记忆体元件。4.如申请专利范围第2项所述之方法,其中更包括在该渠沟隔离出的区域范围内,形成一逻辑元件。5.如申请专利范围第2项所述之方法,其中该氮化物层系为氮化矽层。6.如申请专利范围第2项所述之方法,其中该场氧化层结构比该渠沟结构先形成。7.一种埋入式记忆体之制造方法,包括下列步骤:a.提供一半导体基底;b.在该半导体基底上形成一垫氧化层,并在该垫氧化层上形成一氮化物层;c.在该氮化物层上形成一第一光阻层,并定义该第一光阻层之图案;d.进行蚀刻步骤,以该第一光阻层为罩幕,依序蚀刻该氮化物层、该垫氧化层与该半导体基底,于是在该半导体基底中形成一渠沟,然后去除该第一光阻层;e.在该氮化物层与该渠沟上形成一氧化物层,并进行一化学机械研磨步骤,使得该氧化物层与该氮化物层表面约同高;f.在该氮化物层与该渠沟上形成一第二光阻层,并定义该第二光阻层之图案,该第二光阻层完全覆盖住该渠沟的部份;g.以该第二光阻层为罩幕,蚀刻该氮化物层至露出该垫氧化层,然后去除该第二光阻层;h.进行热氧化步骤,在露出之该垫氧化层处形成一场氧化层;以及i.去除该氮化物层与该垫氧化层。8.如申请专利范围第7项所述之方法,其中更包括在该场氧化层隔离出的区域范围内,形成一记忆体元件。9.如申请专利范围第7项所述之方法,其中更包括在该渠沟隔离出的区域范围内,形成一逻辑元件。10.如申请专利范围第7项所述之方法,其中该氮化物层系为氮化矽层。11.如申请专利范围第7项所述之方法,其中该渠沟结构比该场氧化层结构先形成。图示简单说明:第一A图到第一I图,其所绘示的是根据本发明之第一较佳实施例,一种埋入式记忆体之制造步骤的剖面示意图;以及第二A图到第二I图,其所绘示的是根据本发明之第二较佳实施例,一种埋入式记忆体之制造步骤的剖面示意图。 |
