| 主权项 |
1.一种唯读记忆体之单胞安排,其具有一基体(1),该 基 体(1)含有半导体物质且在一主要区域(3)之地区中 具有安 排于一单胞领域(5)之记忆体单胞,于各情况中,各 忆体 单胞具有至少一MOS电晶体(T1, T2),该MOS电晶体具有 一 源极区(8),一汲极区(17, 18) 一通道区,一闸极电介 质 (11)及一闸极电极(13),该汲极区(17, 18)连接于一位 元 线(25, 29)及该闸极电极(13)连接于一字元线(26, 27), 而该MOS电晶体(T1, T2)由一壕沟(7)形成,该壕沟(7)开 始于该基体(1)之主要区域(3)处而到达该源极区(8), 其 特征为:该MOS电晶体(T1, T2)之壕沟(7)之侧壁(9, 10) 系安排于就该基体(1)之主要区域(3)而言45度至80度 之角 度处,以及被掺杂以一预定导电性之掺杂物质以界 定该 MOS电晶体之安排。2.如申请专利范围第1项之唯读 记忆体之单胞安排,其中 两个或多个MOS电晶体(T1, T2)被形成于各壕沟(7)中 。3.如申请专利范围第1项之唯读记忆体之单胞安 排,其中 两个MOS电晶体(T1, T2)被形成于该壕沟(7)中,该MOS电 晶体系由该壕沟(7)之该两侧壁(9, 10)之不同掺杂而 被不 同地安排着。4.如申请专利范围第2项之唯读记忆 体之单胞安排,其中 两个MOS电晶体(T1, T2)被形成于该壕沟(7)中,该MOS电 晶体系由该壕沟(7)之该两侧壁(9, 10)之不同掺杂而 被不 同地安排着。5.如申请专利范围第3项之唯读记忆 体之单胞安排,其中 形成于一壕沟(7)中之该两个MOS电晶体(T1, T2)各具 有一 共接源极区(8)及一共接闸极区(13)。6.如申请专利 范围第4项之唯读记忆体之单胞安排,其中 形成于一壕沟(7)中之该两个MOS电晶体(T1, T2)各具 有一 共接源极区(8)及一共接闸极区(13)。7.如申请专利 范围第1至6项中任一项之唯读记忆体之单 胞安排,其中一壕沟(7)之各MOS电晶体(T1, T2)被安排 于 来自具有多値逻辑状态特别系4値状态逻辑之一预 定逻辑 状态中。8.如申请专利范围第1至6项中任一项之唯 读记忆体之单 胞安排,其中该闸极电介质(11)具有一闸极氧化物( 11)而 该唯读记忆体之单胞安排系一遮罩式可程式设定 唯读记忆 体,或该闸极电介质具有一ONO形成物质而该唯读记 忆体 之单胞安排系一可一次电气程式设定唯读记忆体 。9.如申请专利范围第7项之唯读记忆之单胞安排, 其中该 闸极电介质(11)具有一闸极氧化物(11)而该唯读记 忆体之 单胞安排系一遮罩式可程式设定唯读记忆体,或该 闸极电 介质具有一ONO形成物质而该唯读记忆体之单胞安 排系一 可一次电气程式设定唯读记忆体。10.如申请专利 范围第1至6项中任一项之唯读记忆体之 单胞安排,其中一局部互接(23)被指定于该MOS电晶 体(T1 , T2)之该汲极区(17, 18),该局部互接电气连接该汲 极 区(17, 18)且至少在地区中被安排于一闸极绝缘层( 15)与 一绝缘层(21)上方,该闸极绝缘层(15)电气绝缘该闸 极电 极(13),而该绝缘层(21)被安排毗邻于该MOS电晶体。 11.如申请专利范围第7项之唯读记忆体之单胞安排 ,其 中一局部互接(23)被指定于该MOS电晶体(T1, T2)之该 汲 极区(17, 18),该局部互接电气连接该汲极区(17, 18) 且 至少在地区中被安排于一闸极绝缘层(15)与一绝缘 层(21) 上方,该闸极绝缘层(15)电气绝缘该闸极电极(13),而 该 绝缘层(21)被安排毗邻于该MOS电晶体。12.如申请专 利范围第8项之唯读记忆体之单胞安排,其 中一局部互接(23)被指定于该MOS电晶体(T1, T2)之该 汲 极区(17, 18),该局部互接电气连接该汲极区(17, 18) 且 至少在地区中被安排于一闸极绝缘层(15)与一绝缘 层(21) 上方,该闸极绝缘层(15)电气绝缘该闸极电极(13),而 该 绝缘层(21)被安排毗邻于该MOS电晶体。13.如申请专 利范围第9项之唯读记忆体之单胞安排,其 中一局部互接(23)被指定于该MOS电晶体(T1, T2)之该 汲 极区(17, 18),该局部互接电气连接该汲极区(17, 18) 且 至少在地区中被安排于一闸极绝缘层(15)与一绝缘 层(21) 上方,该闸极绝缘层(15)电气绝缘该闸极电极(13),而 该 绝缘层(21)被安排毗邻于该MOS电晶体。14.如申请专 利范围第10项之唯读记忆体之单胞安排,其 中该局部互接(23)系生产自一具有多晶矽,聚化物 或矽化 物之物质。15.如申请专利范围第11项之唯读记忆 体之单胞安排,其 中该局部互接(23)系生产自一具有多晶矽,聚化物 或矽化 物之物质。16.如申请专利范围第12项之唯读记忆 体之单胞安排,其 中该局部互接(23)系生产自一具有多晶矽,聚化物 或矽化 物之物质。17.如申请专利范围第13项之唯读记忆 体之单胞安排,其 中该局部互接(23)系生产自一具有多晶矽,聚化物 或矽化 物之物质。18.如申请专利范围第10项之唯读记忆 体之单胞安排,其 中该局部互接(23)系连接于一用于连接该汲极区(17 , 18) 至一位元线之接触孔连接(24)。19.如申请专利范围 第11项之唯读记忆体之单胞安排,其 中该局部互接(23)系连接于一用于连接该汲极区(17 , 18) 至一位元线之接触孔连接(24)。20.如申请专利范围 第12项之唯读记忆体之单胞安排,其 中该局部互接(23)系连接于一用于连接该汲极区(17 , 18) 至一位元线之接触孔连接(24)。21.如申请专利范围 第13项之唯读记忆体之单胞安排,其 中该局部互接(23)系连接于一用于连接该汲极区(17 , 18) 至一位元线之接触孔连接(24)。22.如申请专利范围 第14项之唯读记忆体之单胞安排,其 中该局部互接(23)系连接于一用于连接该汲极区(17 , 18) 至一位元线之接触孔连接(24)。23.如申请专利范围 第15项之唯读记忆体之单胞安排,其 中该局部互接(23)系连接于一用于连接该汲极区(17 , 18) 至一位元线之接触孔连接(24)。24.如申请专利范围 第16项之唯读记忆体之单胞安排,其 中该局部互接(23)系连接于一用于连接该汲极区(17 , 18) 至一位元线之接触孔连接(24)。25.如申请专利范围 第17项之唯读记忆体之单胞安排,其 中该局部互接(23)系连接于一用于连接该汲极区(17 , 18) 至一位元线之接触孔连接(24)。26.如申请专利范围 第18项之唯读记忆体之单胞安排,其 中该接触孔连接(24)被安排与该绝缘层(21)齐平,而 该绝 缘层被安排毗邻于该MOS电晶体(T1,T2)。27.如申请专 利范围第19项之唯读记忆体之单胞安排,其 中该接触孔连接(24)被安排与该绝缘层(21)齐平,而 该绝 缘层被安排毗邻于该MOS电晶体(T1,T2)。28.如申请专 利范围第20项之唯读记忆体之单胞安排,其 中该接触孔连接(24)被安排与该绝缘层(21)齐平,而 该绝 缘层被安排毗邻于该MOS电晶体(T1,T2)。29.如申请专 利范围第21项之唯读记忆体之单胞安排,其 中该接触孔连接(24)被安排与该绝缘层(21)齐平,而 该绝 缘层被安排毗邻于该MOS电晶体(T1,T2)。30.如申请专 利范围第22项之唯读记忆体之单胞安排,其 中该接触孔连接(24)被安排与该绝缘层(21)齐平,而 该绝 缘层被安排毗邻于该MOS电晶体(T1,T2)。31.如申请专 利范围第23项之唯读记忆体之单胞安排,其 中接触孔连接(24)被安排与该绝缘层(21)齐平,而该 绝缘 层被安排毗邻于该MOS电晶体(T1,T2)。32.如申请专利 范围第24项之唯读记忆体之单胞安排,其 中接触孔连接(24)被安排与该绝缘层(21)齐平,而该 绝缘 层被安排毗邻于该MOS电晶体(T1,T2)。33.如申请专利 范围第25项之唯读记忆体之单胞安排,其 中接触孔连接(24)被安排与该绝缘层(21)齐平,而该 绝缘 层被安排毗邻于该MOS电晶体(T1,T2)。34.一种唯读记 忆体之单胞安排之生产方法,该唯读记忆 体之单胞安排具有一基体(1)其含有半导体物质且 在一主 要区域(3)之地区中具有安排于一单胞领域(5)之记 忆体单 胞,于各情况中,各记忆体单胞具有至少一MOS电晶 体其 具有一源极区,一汲极区,一通道区,一闸极电介质 及一 闸极电极(13b),该汲极区连接于一位元线及该闸极 电极( 13)连接于一字元线,而该MOS电晶体系由一壕沟(7)形 成 ,该壕沟(7)开始于该基体(1)之主要区域(3)处而到达 该 源极区,其特征为:该MOS电晶体之壕沟(7)之侧壁系 安排 于就该基体(1)之主要区域(3)而言45度至80度之角度 处, 以及被掺杂以一预定导电性之掺杂物质以界定该 MOS电晶 体之安排。35.如申请专利范围第34项之方法,其中 两个或多个MOS电 晶体被形成于各壕沟(7)中。36.如申请专利范围第 34项之方法,其中两个或多个MOS电 晶体被形成于壕沟(7)中,该MOS电晶体系由该壕沟(7) 之 该两侧壁之不同掺杂而被不同地安排着。37.如申 请专利范围第35项之方法,其中两个MOS电晶体被 形成于该壕沟(7)中,该MOS电晶体系由该壕沟(7)之该 两 侧壁之不同掺杂而被不同地安排着。38.如申请专 利范围第36项之方法,其中形成于一壕沟(7) 中之该两个MOS电晶体各具有一共接源极区及一共 接闸极 区。39.如申请专利范围第37项之方法,其中形成于 一壕沟(7) 中之该两个MOS电晶体各具有一共接源极区及一共 接闸极 区。40.如申请专利范围第34至39项中任一项之方法 ,其中于 一壕沟(7)之各MOS电晶体被安排于来自具有多値逻 辑状态 特别系4値状态逻辑之一预定逻辑状态中。41.如申 请专利范围第34至39项中任一项之方法,其中该 闸极电介质具有一闸极氧化物(11)而该唯读记忆体 之单胞 安排系一遮罩式可程式设定唯读记忆体,或该闸极 电介质 具有一ONO形成物质而该唯读记忆体之单胞安排系 一可一 次电气程式设定唯读记忆体。42.如申请专利范围 第40项之方法,其中该闸极电介质具 有一闸极氧化物(11)而该唯读记忆体之单胞安排系 一遮罩 式可程式设定唯读记忆体,或该闸极电介质具有一 ONO形 成物质而该唯读记忆体之单胞安排系一可一次电 气程式设 定唯读记忆体。43.如申请专利范围第34至39项中任 一项之方法,其中一 局部互接被指定于该MOS电晶体之该汲极区,该局部 互接 电气连接该汲极区且至少在地区中被安排于一闸 极绝缘层 与一绝缘层上方,该闸极缘层电气绝缘该闸极电极 (13b) ,而该绝缘层被安排毗邻于该MOS电晶体。44.如申请 专利范围第40项之方法,其中一局部互接被指 定于该MOS电晶体之该汲极区,该局部互接电气连接 该汲 极区且至少在地区中被安排于一闸极绝缘层与一 绝缘层上 方,该闸极缘层电气绝缘该闸极电极(13b),而该绝缘 层 被安排毗邻于该MOS电晶体。45.如申请专利范围第 41项之方法,其中一局部互接被指 定于该MOS电晶体之该汲极区,该局部互接电气连接 该汲 极区且至少在地区中被安排于一闸极绝缘层与一 绝缘层上 方,该闸极缘层电气绝缘该闸极电极(13b),而该绝缘 层 被安排毗邻于该MOS电晶体。46.如申请专利范围第 42项之方法,其中一局部互接被指 定于该MOS电晶体之该汲极区,该局部互接电气连接 该汲 极区且至少在地区中被安排于一闸极绝缘层与一 绝缘层上 方,该闸极缘层电气绝缘该闸极电极(13b),而该绝缘 层 被安排毗邻于该MOS电晶体。47.如申请专利范围第 43项之方法,其中该局部互接系生 产自一具有多晶矽,聚化物或矽化物之物质。48.如 申请专利范围第44项之方法,其中该局部互接系生 产自一具有多晶矽,聚化物或矽化物之物质。49.如 申请专利范围第45项之方法,其中该局部互接系生 产自一具有多晶矽,聚化物或矽化物之物质。50.如 申请专利范围第46项之方法,其中该局部互接系生 产自一具有多晶矽,聚化物或矽化物之物质。51.如 申请专利范围第43项之方法,其中该局部互接系连 接于一用于连接该汲极区至一位元线之接触孔连 接。52.如申请专利范围第44项之方法,其中该局部 互接系连 接于一用于连接该汲极区至一位元线之接触孔连 接。53.如申请专利范围第45项之方法,其中该局部 互接系连 接于一用于连接该汲极区至一位元线之接触孔连 接。54.如申请专利范围第46项之方法,其中该局部 互接系连 接于一用于连接该汲极区至一位元线之接触孔连 接。55.如申请专利范围第47项之方法,其中该局部 互接系连 接于一用于连接该汲极区至一位元线之接触孔连 接。56.如申请专利范围第48项之方法,其中该局部 互接系连 接于一用于连接该汲极区至一位元线之接触孔连 接。57.如申请专利范围第49项之方法,其中该局部 互接系连 接于一用于连接该汲极区至一位元线之接触孔连 接。58.如申请专利范围第50项之方法,其中该局部 互接系连 接于一用于连接该汲极区至一位元线之接触孔连 接。59.如申请专利范围第51项之方法,其中该接触 孔连接被 安排与该绝缘层齐平,而该绝缘层被安排毗邻于该 MOS电 晶体。60.如申请专利范围第52项之方法,其中该接 触孔连接被 安排与该绝缘层齐平,而该绝缘层被安排毗邻于该 MOS电 晶体。61.如申请专利范围第53项之方法,其中该接 触孔连接被 安排与该绝缘层齐平,而该绝缘层被安排毗邻于该 MOS电 晶体。62.如申请专利范围第54项之方法,其中该接 触孔连接被 安排与该绝缘层齐平,而该绝缘层被安排毗邻于该 MOS电 晶体。63.如申请专利范围第55项之方法,其中该接 触孔连接被 安排与该绝缘层齐平,而该绝缘层被安排毗邻于该 MOS电 晶体。64.如申请专利范围第56项之方法,其中该接 触孔连接被 安排与该绝缘层齐平,而该绝缘层被安排毗邻于该 MOS电 晶体。65.如申请专利范围第57项之方法,其中该接 触孔连接被 安排与该绝缘层齐平,而该绝缘层被安排毗邻于该 MOS电 晶体。66.如申请专利范围第57项之方法,其中该接 触孔连接被 安排与该绝缘层齐平,而该绝缘层被安排毗邻于该 MOS电 晶体。67.一种唯读记忆体之单胞安排之生产方法, 该唯读记忆 体之单胞安排具有一基体(1),其含有半导体物质且 在一 主要区域(3)之地区中具有安排于一单胞领域(5)之 记忆体 单胞,于各情况中,各记忆体单胞具有至少一MOS电 晶体 其具有一源极区,一汲极区,一通道区,一闸极电介 质及 一闸极电极,该汲极区连接于一位元线及该闸极电 极(13b )连接于一字元线,而该MOS电晶体系由一壕沟(7)形 成, 该壕沟开始于该基体(1)之主要区域(3)处而到达该 源极区 ,其特征为:一局部互接被指定于该MOS电晶体之该 汲极 区,该局部互接电气连接该汲极区,且至少在地区 中被安 排于一闸极绝缘层与一绝缘层上方,该闸极缘层电 气绝缘 该闸极电极(13b),而该绝缘层被安排毗邻于该MOS电 晶体 。图示简单说明:第一图显示根据本发明之第一典 型实施 例之随着藉由称为盒绝缘之绝缘区之界定而形成 于一p/n+ 矽晶圆上之一唯读记忆体之单胞安排之截面图示; 第二图 显示随着壕沟之蚀刻,此壕沟之侧壁被作成相对于 基体主 要区域约75度角度之晶圆之截面图示:第三图显示 随着壕 沟式电晶体及平面式周边电晶体之临限电压之界 定,闸极 氧化物或ONO之形成,闸极多晶矽之淀积与覆盖以SiO 2(氧 化矽)层,及同时藉由异向性蚀刻建构之晶圆之截 面图示 ;第四图显示在再氧化步骤,LDD(轻微掺杂之汲极)植 入与间隔物形成,及同时由离子植入法之源极/汲 极区之 界定之步骤后之晶圆之截面图示;第五图显示随着 SiO2或 TEOS层之淀积及接点欲作成之源极/汲极区之开口 之后之 晶圆之截面图示;第六图显示随着用于局部互接之 多晶矽 层之淀积,掺杂及建构之晶圆之截面图示;第七图 显示根 据本发明之典型实施例之随着局部互接之完成后 之唯读记 忆体单胞之平面图示;第八A及八B图显示具备有斜 线延伸 之位元线之记忆体单胞安排之平面图示;以及第九 A及九B 图显示具备有锯齿线延伸之位元线之记忆体单胞 安排之平 面图示。 |
