| 主权项 |
1.一种半导体元件之制造方法,至少包括下列步骤:提供一基底,该基底具有一表面;将离子植入该基底,使该基底至少有一井区域;在该基底表面形成一闸极氧化物层;在该闸极氧化物层上形成一罩幕,定义出沟渠蚀刻范围;蚀刻该闸极氧化物层及该基底,在该基底形成一沟渠;在该沟渠中形成一绝缘层,该绝缘层表面不比该基底表面低;以及形成一导线,该导线延伸至该闸极氧化物层之上,且延伸至该绝缘层之上表面上方。2.如申请专利范围第1项所述之制造方法,其中以高密度电浆化学气相沈积法形成该绝缘层。3.一种半导体元件之制造方法,至少包括下列步骤:提供一基底,该基底具有一表面;将离子植入该基底,使该基底至少有一井区域形成;在该基底表面形成一闸极氧化物层;在该闸极氧化物层上沈积一导线材料层之较低层;在该导线材料层之较低层上方形成一罩幕,定义一沟渠蚀刻范围;蚀刻该导线材料层之较低层、该闸极氧化物层及该基底表面,定义该基底,形成该沟渠;在该沟渠中以高密度电浆化学气相沈积法形成一绝缘层,使该沟渠具一上表面;以及形成一导线,该导线延伸至该闸极氧化物层之上,且延伸至该绝缘层之上表面,至少部分该导线包含至少部分该导线材料层之较低层。4.如申请专利范围第3项所述之制造方法,其中,在该基底表面形成该闸极氧化物层前,以离子植入该基底,使该基底至少形成一井区。5.如申请专利范围第4项所述之制造方法,其中,该绝缘氧化物包括以高密度电浆化学气相沈积法在该沟渠中沈积一氧化物层。6.如申请专利范围第4项所述之制造方法,其中,该导线材料层之较低层包含复晶矽。7.如申请专利范围第4项所述之制造方法,其中,更进一步的步骤包含,通过该导线材料层之较低层、该闸极氧化物层进入该基底,形成一临限邻接植入区。8.如申请专利范围第4项所述之制造方法,其中,更进一步的步骤包含,快速热回火该临限邻接植入区。9.如申请专利范围第4项所述之制造方法,其中,该复晶矽层不掺杂杂质,且沈积厚度约为400-1000埃左右。10.如申请专利范围第4项所述之制造方法,其中,更进一步的步骤包含,在该导线材料层之较低层沈积一第二材料层,其中该第二材料层具有一表面,且在蚀刻该导线材料层之较低层前先蚀刻该第二材料层。11.如申请专利范围第10项所述之制造方法,其中,该绝缘氧化物包含,在该沟渠沈积填满一第二氧化物层,以化学机械研磨法去除该第二氧化物层之多余部份。12.如申请专利范围第11项所述之制造方法,其中,该第二材料层之第二氧化物层可作为化学机械研磨法之终止层。13.如申请专利范围第12项所述之制造方法,其中,该第二材料层包含氮化矽。14.如申请专利范围第5项所述之制造方法,其中,该沟渠以高密度电浆化学气相沈积法填满该氧化物,以化学机械研磨法移除溢出该沟渠之多余部份。15.如申请专利范围第5项所述之制造方法,更进一步的步骤包含,在该导线材料层的较低层上沈积一第二材料层,其中,该第二材料层具有一表面,且在蚀刻该导线材料层之较低层前先蚀刻该第二材料层。16.如申请专利范围第15项所述之制造方法,其中,该第二材料层之第二氧化物层可作为化学机械研磨法之终止层。17.如申请专利范围第4项所述之制造方法,更进一步的步骤包含,在该导线材料层之较低层沈积一第二复晶矽层,且植入一杂质进入该第二复晶矽层。18.如申请专利范围第4项所述之制造方法,更进一步的步骤包含,于该沟槽生长一薄热氧化物层。19.如申请专利范围第4项所述之制造方法,其中,该绝缘氧化物的上表面不低于该基底表面。20.一种半导体元件之制造方法,其包括:提供一基底,该基底具有一表面;在该基底表面形成一闸极氧化物层;在该闸极氧化物层上方形成一罩幕,定义一沟渠蚀刻范围;蚀刻该闸极氧化物层及该基底,在该基底形成该沟渠;以高密度电浆化学气相沈积法在该沟渠中形成一绝缘层氧化物,其中,该绝缘层具一上表面,且该绝缘层表面不低于该基底表面;以及形成一导线,该导线延伸至该闸极氧化物层之上,且延伸至该绝缘层之上表面上方。图示简单说明:第一图系显示习知一种以LOCOS技术形成场氧化物层之剖面图,包括LOCOS场氧化物层周围之鸟嘴区。第二图至第十二图系绘示习知一种形成沟渠隔离结构之剖面图。第十三图至第二十图系说明根据本发明一较佳实施例,一种沟渠隔离结构之制造流程剖面图。第二一图至第三十图系说明根据本发明另一较佳实施例,一种沟渠隔离结构之制造流程剖面图。 |
