发明名称 三度空间之接触结构的制造方法
摘要 本发明揭露了一种积体电路之三度空间接触窗和介层孔(Three Dimensional Contact/Via Hole Structure)的制造方法。传统金属接触结构是上层金属导体透过【接触窗】或【介层孔】跟底层金属导体(Underlying Conductor)之上表面(Upper Surface)作电性接触,由于仅跟【上表面】作电性接触,当进入次微米技术领域,积体电路元件不断缩小时,【接触窗】或【介层孔】之电阻值(Via Resistance)不断昇高,劣化了电路速度(Performance)。本发明揭露了一种三度空间的【接触窗】或【介层孔】金属接触结构,使上层金属能跟【底层金属导体】的上表面(Upper Surface)和两到四个侧面(SidewallSurface)作电性接触,大幅增加了接触的面积,降低【接触窗】或【介层孔】之电阻值,提升电路速度。
申请公布号 TW330340 申请公布日期 1998.04.21
申请号 TW084113805 申请日期 1995.12.23
申请人 台湾积体电路制造股份有限公司 发明人 余振华
分类号 H01L23/522 主分类号 H01L23/522
代理机构 代理人 陈惠蓉 台北巿松德路一七一号二楼
主权项 1.一种积体电路之【金属接触结构】的制造方法,系包含下列步骤:在半导体基板上(Semiconductor Substrate)形成电性元件和隔离电性元件所需要的场氧化层(FieldOxide);形成中间介电层(Inter Level Dielectri; ILD);利用微影技术与蚀刻技术蚀刻去所述【中间介电层】以形成接触窗(Contact Hole);形成第一金属层(Metal),所述【金属层】跨过所述【接触窗】;利用微影技术与蚀刻技术蚀去所述【金属层】,以形成第一层金属连线(First Level Metal Interconnection);形成金属间介电层(Inter Metal Dielectri; IMD);利用微影技术和蚀刻技术蚀去所述【金属间介电层】以形成【介层孔】(ViaHole),所述【介层孔】之宽度比底层之【第一层金属连线】之宽度大,并露出所述【第一层金属连线】的上表面(Upper Surface)和两个侧面(TwoSidewall Surface);形成第二金属层(Metal),并利用微影技术与蚀刻技术蚀去所述【金属层】以形成【第二层金属连线】(SecondLevel Metal Interconnection),所述【第二层金属连线】并透过所述【介层孔】跟【第一层金属连线】之【上表面】和【两个侧面】作电性接触。2.如申请专利范围第1项之方法,其中所述之【电性元件】含有【金氧半场效电晶体】、【电阻器】、【电感器】与【电容器】等电子元件。3.如申请专利范围第1项之方法,其中所述之【中间介电层】至少含有一层绝缘层(Insulating Layer)。4.如申请专利范围第1项之方法,其中所述之【第一金属层】和【第一金属层】主要由钛(Titanium),氮化钛(Nitride Titanium)与铝矽铜合金(Aluminum/Silicon/Copper Alloy)组成。5.如申请专利范围第1项之方法,其中所述之【金属间介电层】至少含有一层绝缘层(Insulating Layer)。6.如申请专利范围第1项之方法,其中所述之【第一金属层】之形状可为微小方块状而非长条线状,如此即可获得【四个侧面】和【上表面】电接触,更进一步降低电阻値。图示简单说明:第一A图是传统【介层孔】金属接触结构的平面图(Top View);第一B图是延着第一图A的K-K'方向的制程横截面图(Process CrossSection);第二图是本发明之【介层孔】金属接触结构的平面图;第三图到第七图是延着第二图的M-M'方向的制程横截面图。
地址 新竹科学工业园区园区三路一二一号