| 发明名称 |
Merged memory and logic (mml) integrated circuits including data path width reducing circuits and methods of testing |
| 摘要 |
|
| 申请公布号 |
GB9802819(D0) |
申请公布日期 |
1998.04.08 |
| 申请号 |
GB19980002819 |
申请日期 |
1998.02.10 |
| 申请人 |
SAMSUNG ELECTRONICS CO LIMITED |
发明人 |
|
| 分类号 |
G01R31/28;G06F11/22;G11C11/401;G11C11/407;G11C29/12;G11C29/48;H01L21/822;H01L27/04 |
主分类号 |
G01R31/28 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
