| 发明名称 | 纠错码发生电路及使用该电路的调制装置 | ||
| 摘要 | 本发明为一种纠错码发生电路,包括:一个使一个生成多项式具体化的移位寄存器,一个排他逻辑求和装置,以及一个逻辑电路装置,该逻辑电路装置用于对由上述移位寄存器一次所保护的N个位(这里的N表示一个不小于2的整数)在频率相当于1/N的时钟的作用下以并行输入的N个位(这里的N表示一个不小于2的整数)为基础进行逻辑运算,随着时钟的一个单脉冲产生出一个N位纠错码。由于该纠错码通过并行处理来产生,故其运算可以以低速执行,引起的功率损耗也能降低。 | ||
| 申请公布号 | CN1177875A | 申请公布日期 | 1998.04.01 |
| 申请号 | CN97117161.0 | 申请日期 | 1997.07.23 |
| 申请人 | 松下电器产业株式会社 | 发明人 | 平松胜彦 |
| 分类号 | H04L27/20 | 主分类号 | H04L27/20 |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 范本国 |
| 主权项 | 1.一种纠错码发生电路，其特征在于包括：一个使一个生成多项式具体化的移位寄存器，一个排他逻辑求和装置，以及一个逻辑电路装置，该逻辑电路装置用于对由上述移位寄存器一次所保持的N个位(这里的N表示一个不小于2的整数)在频率相当于1/N的时钟的作用下以并行输入的N个位(这里的N表示一个不小于2的整数)为基础进行逻辑运算，随着时钟的一个单脉冲产生出一个N位纠错码。 | ||
| 地址 | 日本大阪 | ||