发明名称 | PLL电路 | ||
摘要 | 在现有技术中,由于不能以简单地改变VCO控制电压VCP,所以就遇到不能使PLL的锁定速度和稳定度两者同时提高的问题。本发明通过输入误差信号*UP,使电容11的预充电电荷通过NMOS晶体管N11放电。从而使电容11的一端电压降低,转而使连接在电容11上的电荷泵控制晶体管P12的导通电阻作非线性下降。通过这样的做法,使VCO控制电压VCP在误差信号*UP脉冲宽度变窄的时候降低,在变宽的时候升高。 | ||
申请公布号 | CN1177865A | 申请公布日期 | 1998.04.01 |
申请号 | CN97103357.9 | 申请日期 | 1997.03.20 |
申请人 | 三菱电机半导体软件株式会社;三菱电机株式会社 | 发明人 | 泷川浩 |
分类号 | H03L7/08 | 主分类号 | H03L7/08 |
代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 范本国 |
主权项 | 1.一种PLL电路,包括:低通滤波器;压控震荡器,能以震荡输出PLL信号,其频率根据由低通滤波器输出的控制电压产生变化;鉴相器,用来接收PLL信号和基准信号,检出两者之间的相位差,输出误差信号;电荷泵,用来根据误差信号,向低通滤波器提供电荷,或者由低通滤波器16俘获电荷;控制装置,装有可变电阻,当受到施加的误差信号的作用时,其阻值会发生变化,从而使电荷泵向低通滤波器提供电荷,或者由低通滤波器16俘获电荷,借以对来自鉴相器的误差信号的脉冲持续时间进行非线性调节 | ||
地址 | 日本兵库 |