| 主权项 |
1.一种非挥发性记忆体装置,包括:被平行地安排在预定间隔中之衆多位元线;被平行地安排在预定间隔中之衆多字元线,与该等位元线垂直;一在一区域形成之单元晶格,在该区域中位元线和字元线互相交错;且该单元晶格具有一闸极被形成在有闸极绝缘层插入的第一导体型之半导体底材上,且连接至相邻单元晶格的的闸极,因此而形成该字元线;一第二导体型之源极/汲极区被形成在闸极反侧底材之表面上;一以第一导体形成之填塞层,并连接至该晶格之汲极区以及经由该位元线触点连接至位元线;以及一以第一导体形成之源极连接层,和该晶格源极区上的填塞层分离,以连接在一字元线方向相邻晶格之源极区;其中一部份的位元线触点和该晶格之闸极重叠。2.如申请专利范围第1项之非挥发性记忆体装置,其中介于该填塞层和位元线之间的绝缘层不同于介于该源极连接层和至少在一层中之位元线之间的那些绝缘层。3.如申请专利范围第1项之非挥发性记忆体装置,其中该单元晶格电子加以程式化以及抹除,而且该闸极为漂浮闸和控制闸之堆叠结构。4.如申请专利范围第1项之非挥发性记忆体装置,其中该单元晶格为具有单层闸极之掩膜唯读记忆体晶格。5.如申请专利范围第1项之非挥发性记忆体装置,其中该闸极之宽度较介于该填塞层和在位元线方向的源极连接层之间的距离为大。6.如申请专利范围第1项之非挥发性记忆体装置,其中在位元线方向的填塞层之宽度较在位元线方向的源极连接层之宽度为大。7.一种制造非挥发性记忆体装置之方法,包括下列之步骤:(a)形成一记忆体晶格之一闸极在一第一导体型之一半导体底材上,中间并插入一闸极绝缘层;(b)用该闸极作为一光罩,藉由离子布植第二导体型之杂质,形成该晶格第二导体型之源极/汲极区在该闸极反侧底材之表面上;(c)形成一第一绝缘层并蚀刻回该第一绝缘层,以显露部分的源极/汲极区;(d)循序形成该第一和第二绝缘层在所成的结构上;(e)图样化将该第二绝缘层为一源极连接层之一图样,以使相邻晶格之源极区互相连接;(f)形成光阻剂图样在所形成的结构上,以形成一被连接至该汲极区之填塞层;(g)用光阻剂图样和第二绝缘层作为一蚀刻光罩,藉由蚀刻显露的第一导体,而分别在该汲极区和源极区上形成以第一导体之填塞层和源极连接层;以及(h)移开光阻剂图样。8.如申请专利范围第7项之方法,其中该步骤(a)包括下列之子步骤:依顺序形成闸极绝缘层、第一电极层、共聚介电层、第二电极层以及浇灌绝缘层;和依顺序蚀刻该第二电极层、共聚介电层以及第一电极层,以形成该第一和第二电极层。9.如申请专利范围第7项之方法,其中该步骤(h),更包括下列之子步骤:形成第三绝缘层在所形成的结构上;藉由蚀刻该第三绝缘层在填塞层上而形成位元线触点,以显露该填塞层而和该闸极作部分重叠;和藉由形成第二导体在所形成的结构上以及将该第二导体放入图样,以形成位元线并经由该位元线触点和填塞层而被连接至该汲极区。10.一种制造非挥发性记忆体装置之方法,包括下列之步骤:(a)在一第一导体型之一半导体底材上形成一记忆体晶格之一闸极,中间插入一闸极绝缘层;(b)用该闸极作为一光罩,藉由离子布植第二导体型之杂质,而在该闸极反侧底材之表面上形成该晶格第二导体型之源极/汲极区;(c)形成一第一绝缘层,并蚀刻回该第一绝缘层,以显露部分的源极/汲极区;(d)循序形成该第一和第二绝缘层在所成的结构上;(e)图样化将该第二绝缘层为一填塞层之一图样,以形成在该汲极区上;(f)形成一光阻剂图样在所形成的结构上,以形成一源极连接层而使相邻晶格之源极区互相连接;(g)用光阻剂图样和第二绝缘层作为一蚀刻光罩,藉由蚀刻显露的第一导体,而分别在该汲极区和源极区形成以第一导体制成的填塞层和源极连接层;以及(h)移开光阻剂图样。11.如申请专利范围第10项之方法,其中该步骤(a)包括下列之子步骤:依顺序形成闸极绝缘层、第一电极层、共聚介电层以及第二电极层;以及藉依顺序蚀刻第二电极层、共聚介电层以及第一电极层而形成该第一和第二电极层之堆叠闸极。12.如申请专利范围第10项之方法,其中该步骤(h),更包括下列之子步骤:形成第三绝缘层在所形成的结构上;藉由蚀刻第三绝缘层在该填塞层上以显露该填塞层而和闸极作部分重叠;以及藉由形成第二导体在所形成的结构上以及将该第二导体图样放入,以形成位元线并经由位元线触点和该填塞层而被连接至该汲极区。图式简单说明:第一图为传统NOR快闪记忆体晶格阵列之布置图;第二图为如第一图所示之该晶格阵列的等效电路图;第三图为如第一图所示之该晶格阵列之单元晶格的垂直剖面图;第四图为另一种NOR快闪记忆体晶格阵列之布置图;第五图A、第五图B和第五图C为垂直剖面图依顺序解释一种制造如第四图所示晶格阵列之方法;第六图为如本发明之NOR快闪记忆体晶格之布置图;第七图为如第六图所示之该晶格阵列的垂直剖面图;第八图至第十一图是一种制造如第七图所示晶格阵列之方法的垂直剖面图。 |
