| 主权项 |
1.一种积体电路包装接脚之排列结构,该积体电路包装系用以包装一晶粒,该排列结构包括:复数个电源接脚,用以提供该晶粒之电源;以及一基板,电性连接至该些电源接脚以及该晶粒,用以作为该些电源接脚至该晶粒的电流通路;其中超过一固定数量之该些电源接脚系相邻,且其相邻之排列方向与该基板之外围成垂直。2.如申请专利范围第1项所述之积体电路接脚之排列结构,其中该固定数量为五组。3.如申请专利范围第1项所述之积体电路接脚之排列结构,其中该些电源接脚系为复数个焊球。4.一种印刷电路板,该印刷电路板系用以承载一积体电路,该积体电路具有复数个电源接脚,该印刷电路板包括:一表层电路,具有复数个第一焊点,该些第一焊点电性连接至具有一第一电位之该些电源接脚,其中该些第一焊点系相邻且相连接,该表层电路用以作为导通回路;一第一贯穿孔,该些第一焊点仅连接至唯一的该第一贯穿孔,该第一贯穿孔用以作为导通回路;以及一内层电源电路,具有宽度大于等于一走线宽度预定値之一电路通道,该电路通道相连于该第一贯穿孔,该内层电源电路用以提供电源经该电路通道、该第一贯穿孔、该表层电路至该积体电路。5.如申请专利范围第4项所述之印刷电路板,其中该表层电路更具有复数个第二焊点,该些第二焊点电性连接至具有一第二电位之该些电源接脚,该印刷电路板更包括:一第二贯穿孔,任一该些第二焊点连接至该第二贯穿孔,该第二贯穿孔用以作为导通回路;一相对电源电路,相连于该第二贯穿孔;以及一底层电路,具有一第三焊点以及一第四焊点,用以连接至一稳压电容,该第三焊点连接该第一贯穿孔,该第四焊点连接该第二贯穿孔,该些第一焊点与该些第二焊点之排列,使该第三焊点与该第四焊点之距离落于该稳压电容之范围内。6.如申请专利范围第4项所述之印刷电路板,其中该内层电源电路之该走线宽度预定値为100mil。7.如申请专利范围第4项所述之印刷电路板,其中该内层电源电路之该电路通道,其300MHz之高频阻抗在0.1到0.2之间。8.一种电路板系统,该系统包括:一积体电路包装接脚之排列结构,该积体电路包装系用以包装一晶粒,该排列结构包括:复数个讯号接脚,用以作为该晶粒之讯号连接通路;复数个电源接脚,用以提供该晶粒之电源;以及一基板,电性连接至该些电源接脚以及该晶粒,用以作为该些电源接脚至该晶粒的电流通路;以及一印刷电路板,该印刷电路板系用以承载该积体电路包装,该印刷电路板包括一表层电路,该表层电路具有复数个讯号线,个别连接至该些讯号接脚;其中超过一固定数量之该些电源接脚系相邻,且其相邻之排列方向与该些讯号线平行。9.如申请专利范围第8项所述之电路板系统,其中该固定数量为5组。10.如申请专利范围第8项所述之电路板系统,其中该些讯号接脚与电源接脚系为复数个焊球。11.如申请专利范围第8项所述之电路板系统,其中该印刷电路板之该表层电路,更具有复数个第一焊点,该些第一焊点电性连接至具有一第一电位之该些电源接脚,其中该些第一焊点系相邻且相连接,而该印刷电路板更包括:一第一贯穿孔,该些第一焊点仅连接至唯一的该第一贯穿孔,该第一贯穿孔用以作为导通回路;以及一内层电源电路,具有宽度大于等于一走线宽度预定値之一电路通道,该电路通道相连于该第一贯穿孔,该内层电源电路用以提供电源经该电路通道、该第一贯穿孔、该表层电路至该积体电路。12.如申请专利范围第11项所述之电路板系统,其中该表层电路更具有复数个第二焊点,该些第二焊点电性连接至具有一第二电位之该些电源接脚,该印刷电路板更包括:一第二贯穿孔,任一该些第二焊点连接至该第二贯穿孔,该第二贯穿孔用以作为导通回路;一相对电源电路,相连于该第二贯穿孔;以及一底层电路,具有一第三焊点以及一第四焊点,用以连接至一稳压电容,该第三焊点连接该第一贯穿孔,该第四焊点连接该第二贯穿孔,该些第一焊点与该些第二焊点之排列,使该第三焊点与该第四焊点之距离落于该稳压电容之范围内。13.如申请专利范围第11项所述之电路板系统,其中该内层电源电路之该走线宽度预定値为100mil。14.如申请专利范围第11项所述之电路板系统,其中该内层电源电路之该电路通道,其300MHz之高频阻抗在0.1到0.2之间。图式简单说明:第一图绘示的是一般焊球包装接脚(ball outassignment)之示意图;第二图绘示的是依照本发明一较佳实施例的一种参差式积体电路接脚排列方式之示意图;以及第三图绘示的是依照本发明一较佳实施例的一种参差式积体电路接脚排列方式之透视图。 |
