| 主权项 |
1.一种降低化学机械研磨低介电常数材质所生裂缝之方法,该方法至少包括下列步骤:形成介电常数约为2.6-3.1的低介电常数介电层于一导电插塞之上表面,以产生绝缘作用,其中该导电插塞位于一半导体基底之介电层中;利用微影蚀刻技术,除去位于该导电插塞正上方的部份该低介电常数介电层,以形成一开口并暴露出部份该导电插塞之上表面;形成一层金属薄膜于该低介电常数介电层上,并填入该开口中;利用化学机械研磨法(Chemical Mechanical Polishing;CMP)对该金属薄膜进行研磨,以形成金属导线;以及利用电浆(plasma)回蚀刻技术,对该低介电常数介电层进行回蚀刻,以除去该低介电常数介电层与该金属导线表面的细缝(micro-scratch)并降低盘状(dishing)或腐蚀(erosion)结构等现象。2.如申请专利范围第1项之方法,其中上述金属薄膜之材质包含铜。3.如申请专利范围第1项之方法,其中在形成该金属薄膜前,更包括形成一阻障层于该开口中,以防止该金属薄膜与该介电层、该半导体基底发生扩散现象,而产生尖峰效应(spiking effect)。4.如申请专利范围第1项之方法,其中上述电浆包含N2-H2.He-H2.NH3。5.如申请专利范围第1项之方法,其中上述低介电常数介电层之材质可运自下列所组成群集之一:SiLK、FLARE、黑钻石、nanoglass或其任意组合。6.如申请专利范围第1项之方法,其中上述低介电常数介电层所使用的材质若为SiLK,则该电浆包含N2-H2或NH3。7.如申请专利范围第1项之方法,其中上述低介电常数介电层之形成方法包含化学汽相沉积法(CVD)或旋涂法(spin on)。8.如申请专利范围第1项之方法,其中上述金属薄膜之形成方法包含化学气相沉积法、物理气相沉积法或电镀方法。9.如申请专利范围第3项之方法,其中上述阻障层之材质可选自下列所组成群集之一:Ta、TaN、TiN、TiW、Ti或其任意组合。10.如申请专利范围第3项之方法,其中在形成该阻障层之后,更包括形成晶种层(seeding layer)于该阻障层上表面,以强化后续电镀之黏着性。11.如申请专利范围第10项之方法,其中上述晶种层之材质包含与该金属薄膜相同之材质。12.一种降低化学机械研磨低介电常数材质所生裂缝之方法,该方法至少包括下列步骤:形成低介电常数介电层于一半导体基底之上表面,以产生绝缘作用,其中该半导体基底之表面为高低起伏状;利用微影蚀刻技术,除去部份该低介电常数介电层,以形成一开口于该低介电常数介电层中;形成一层金属薄膜于该低介电常数介电层上,并填入该开口中;利用化学机械研磨法(Chemical Mechanical Polishing;CMP)对该金属薄膜进行研磨,以形成金属导线;以及利用电浆(plasma)回蚀刻技术,对该低介电常数介电层进行回蚀刻,以除去该低介电常数介电层与该金属导线表面的细缝(micro-scratch)并降低盘状(dishing)或腐蚀(erosion)结构等现象。13.如申请专利范围第12项之方法,其中上述金属薄膜之材质包含铜。14.如申请专利范围第12项之方法,其中在形成该金属薄膜前,更包括形成一阻障层于该开口中,以防止该金属薄膜与该介电层、该半导体基底发生扩散现象,而产生尖峰效应(spiking effect)。15.如申请专利范围第12项之方法,其中上述电浆包含N2-H2。16.如申请专利范围第12项之方法,其中上述电浆包含He-H2。17.如申请专利范围第12项之方法,其中上述电浆包含NH3。18.如申请专利范围第12项之方法,其中上述低介电常数介电层之材质可选自下列所组成群集之一:SiLK、FLARE、黑钻石、nanoglass或其任意组合。19.如申请专利范围第12项之方法,其中上述低介电常数介电层所使用的材质若为SiLK,则该电浆包含N2-H2或NH3。20.如申请专利范围第12项之方法,其中上述低介电常数介电层之形成方法包含化学汽相沉积法(CVD)或旋涂法(spin on)。21.如申请专利范围第12项之方法,其中上述低介电常数电层之介电常数约为2.6-3.1。22.如申请专利范围第14项之方法,其中上述阻障层之材质可选自下列所组成群集之一:Ta、TaN、TiN、TiW、Ti或其任意组合。23.如申请专利范围第14项之方法,其中在形成该阻障层后,更包括形成晶种层(seeding layer)于该阻障层上表面,以强化后续电镀之黏着性。24.如申请专利范围第23项之方法,其中上述晶种层之材质包含与该金属薄膜相同之材质。图式简单说明:第一图为半导体晶片之截面图,显示根据本发明之一实施例在半导体基底上依序形成具有接触孔的低介电常数介电层、金属薄膜,然后利用化学机械研磨法(Chemical Mechanical Polishing;CMP)对金属薄膜进行研磨,以形成金属导线之步骤;第二图为半导体晶片之截面图,显示根据本发明之一实施例利用电浆(plasma)回蚀刻技术,对低介电常数介电层进行电浆回蚀刻,以除去低介电常数介电层表面的细缝(micro-scratch)之步骤;第三图为半导体晶片之截面图,显示根据本发明之另一实施例在半导体基底上依序形成具有接触孔的低介电常数介电层、金属薄膜,然后利用化学机械研磨法(Chemical Mechanical Polishing;CMP)对金属薄膜进行研磨,以形成金属导线之步骤;以及第四图为半导体晶片之截面图,显示根据本发明之另一实施例利用电浆(plasma)回蚀刻技术,对低介电常数介电层进行电浆回蚀刻,以除去抵介电常数介电层表面的细缝(micro-scratch)之步骤。 |
