| 摘要 |
<p>본 발명은 짝수/홀수 캐시 디렉토리 메카니즘에 관한 것이다. 어드레스의 인덱스 필드는 하위 캐시 디렉토리 어드레스 라인으로 맵핑(map)된다. 나머지 캐시 디렉토리 어드레스 라인, 즉 최상위 라인은 해당 캐시 디렉토리 엔트리에 저장되거나 해당 캐시 디렉토리 엔트리로부터 검색되는 캐시 엔트리에 대한 어드레스 태그의 패리티에 의해 인덱스된다. 따라서, 짝수 패리티 어드레스 태그는 그 태그의 최상위 인덱스/어드레스 비트가 0인 상태로 캐시 디렉토리 위치에 저장되고, 홀수 패리티 어드레스 태그는 그 태그의 최상위 인덱스/어드레스 비트가 1인 상태로 캐시 디렉토리 위치에 저장된다. 반대 배열(최상위 비트 1 = 짝수 패리티; 최상위 비트 0 = 홀수 패리티)도 또한 사용될 수 있으며, 패리티가 최상위 비트보다는 최하위 비트로 공급되도록 구성할 수 있다. 어느 경우나, 짝수/홀수 패리티가 캐시 디렉토리내 어드레스 태그의 위치에 기초하여 암시된다. 연관 캐시에서, 짝수 패리티 어드레스 태그가 캐시 디렉토리의 합동 부류(행) 또는 합동 부류 멤버(열)로 이루어진 하나의 집합 내에 저장되고, 홀수 패리티 어드레스 태그는 다른 집합 내에 저장되도록 메카니즘을 구성할 수 있다. 또한, 제공되는 어드레스내 어드레스 태그 필드의 패리티는 인덱스된 위치에 저장된 어드레스 태그의 패리티를 테스트하는데 사용되며, 어드레스 태그와 패리티 일치는 캐시 히트(cache hit)를 나타낸다. 기술된 예에서, 개시된 암시 패리티 메카니즘에 따르면 각 캐시 디렉토리 엔트리와 연관되는 저장된 패리티를 요구하는 구성에서 요구되는 캐시 디렉토리 어레이 공간의 약 1/12(대략 9%)이 절감된다. 또한, 이 메카니즘은 임계(critical) 캐시 디렉토리 액세스 경로내에서의 지연(delay)을 개선시킨다.</p> |
