| 主权项 |
1.一种用于半导体记忆体装置之电源线杂讯防止电路,其包括有:高压产生机构,供产生一高电压来使得一字组线为作用;预高压产生机构,供产生一预高电压来补足一供应电压所减低的电压量;第一切换机构,供在当一列位址闪发预充电信号为作用时,将来自该高压产生机构的高电压传移到该预高压产生机构之一预高电压输出终端;至少一个第二切换机构,被连接在该预高压产生机构之预高电压输出终端和一供应电压线之间;电源稳定用脉波产生机构,供在当一列位址闪发信号为作用时,控制该第二切换机构;以及去耦静电电容器机构,供利用供应电压和一接地电压之间的耦合效应,来减低内部电路上的杂讯。2.如申请专利范围第1项所述用于半导体记忆体装置之电源线杂讯防止电路,其中该来自预高压产生机构的预高电压系与该来自高压产生机构的高电压在位准方面为相同。3.如申请专利范围第1项所述用于半导体记忆体装置之电源线杂讯防止电路,其中该等第一和第二切换机构之各者系一PMOS电晶体。4.如申请专利范围第1项所述用于半导体记忆体装置之电源线杂讯防止电路,其中该电源稳定用脉波产生机构在该等内部电路正被操作的同时或是正要被操作之前,系使得该第二切换机构为作用。5.如申请专利范围第4项所述用于半导体记忆体装置之电源线杂讯防止电路,其中该电源稳定用脉波产生机构系产生至少一个脉波信号来控制该第二切换机构,该脉波信号系依据该供应电压之所减低的电压量而以作用数被决定。6.一种用于半导体记忆体装置之电源线杂讯防止电路,其包括有:基片电压产生机构,供产生一基片电压,此基片电压具有负値被用作为一NMOS电晶体的巨量偏压;低压产生机构,供产生一电源稳定用低压,来吸收一接地电压所增加的量;第一切换机构,供在当一列位址闪发预充电信号为作用时,将来自该基片电压产生机构的基片电压转移到该低压产生机构之一低电压输出终端;至少一个第二切换机构,被连接在该低压产生机构的低电压输出终端和一接地电压线之间;电源稳定用脉波产生机构,供在当一列位址闪发信号为作用时,控制该第二切换机构;以及去耦静电电容器机构,供利用一供应电压和该接地电压之间的耦合效应,来减低内部电路上的杂讯。7.如申请专利范围第6项所述用于半导体记忆体装置之电源线杂讯防止电路,其中该来自低压产生机构的低电压系与该来自基片电压产生机构的基片电压在位准方面为相同。8.如申请专利范围第6项所述用于半导体记忆体装置之电源线杂讯防止电路,其中该等第一和第二切换机构之各者系一NMOS电晶体,此NMOS电晶体系被连到最低的电压。9.如申请专利范围第6项所述用于半导体记忆体装置之电源线杂讯防止电路,其中该电源稳定用脉波产生机构在该等内部电路正被操作的同时或是正要被操作之前,系使得该第二切换机构为作用。10.如申请专利范围第9项所述用于半导体记忆体装置之电源线杂讯防止电路,其中该电源稳定用脉波产生机构系产生至少一个脉波信号来控制该第二切换机构,该脉波信号系依据该接地电压之所增加的电压量而以作用数被决定。11.一种用于半导体记忆体装置之电源线杂讯防止电路,其包括有:高压产生机构,供产生一高电压来使得一字组线为作用;预高压产生机构,供产生一预高电压来补足一供应电压所减低的电压量;第一切换机构,供在当一列位址闪发预充电信号为作用时,将来自该高压产生机构的高电压传移到该预高压产生机构之一预高电压输出终端;至少一个第二切换机构,被连接在该预高压产生机构之预高电压输出终端和一供应电压线之间;去耦静电电容器机构,供利用供应电压和一接地电压之间的耦合效应,来减低内部电路上的杂讯;基片电压产生机构,供产生一基片电压,此基片电压具有负値被用作为一NMOS电晶体的巨量偏压;低压产生机构,供产生一电源稳定用低压,来吸收该接地电压所增加的量;第三切换机构,供在当一列位址闪发预充电信号为作用时,将来自该基片电压产生机构的基片电压转移到该低压产生机构之一低电压输出终端;至少一个第四切换机构,被连接在该低压产生机构的低电压输出终端和一接地电压线之间;以及电源稳定用脉波产生机构,供在当一列位址闪发信号为作用时,控制该第二和第四切换机构。12.如申请专利范围第11项所述用于半导体记忆体装置之电源线杂讯防止电路,其中该电源稳定用脉波产生机构系打开该第二切换机构,以便在当复数个资料输出缓冲器同时间输出高逻辑状态资料时,防止该供应电压降低位准,以及系打开该第四切换机构,以便在当复数个资料输出缓冲器同时间输出低逻辑状态资料时,防止该接地电压增加。13.如申请专利范围第11项所述用于半导体记忆体装置之电源线杂讯防止电路,其中该电源稳定用脉波产生机构包括有:一波缘信号产生器,其含有:复数个第一反相器,供延迟一电源稳定用脉波产生器致能信号;复数个第二反相器,供延迟并反相一来自该等第一反相器之最后一个反相器的输出信号;一第一NAND闸,供就该来自该等第一反相器之最后一个反相器的输出信号和一来自该等第二反相器之最后一个反相器的输出信号,执行NAND操作;以及一第三反相器,供反相一来自该NAND闸之输出信号;一第二NAND闸,供就该一资料输出缓冲器的输入资料和一来自该波缘信号产生器的输出信号执行NAND操作,并输出NAND操作的结果作为一控制信号,来控制该第二切换机构;一第四反相器,供反相对该资料输出缓冲器的输入资料;一第三NAND闸,供就一来自该第四反相器的输出信号和该来自波缘信号产生器的输出信号,执行NAND操作;以及一第五反相器,供反相一来自该第三NAND闸的输出信号,并输出此经反相的信号作为一控制信号,来控制该第四切换机构。14.如申请专利范围第11项所述用于半导体记忆体装置之电源线杂讯防止电路,其中该电源稳定用脉波产生机构包括有:一AND闸,供就在真实的和互补的资料滙流排线上资料执行AND操作;一反相器,供反相一来自该AND闸的输出信号并输出此经反相的信号作为是一第一控制信号,来控制该第二切换机构;以及一OR闸,供就真实的和互补的资料滙流排线上资料执行OR操作,并输出此经OR操作的结果作为是一第二控制信号,以控制该第四切换机构。图示简单说明:第一图为一结构图,显示出依据本发明一种用于半导体记忆体装置之电源线杂讯防止电路的架构;第二图A为一详细电路图,显示出依据本发明在第一图中该预高压产生器之实施例;第二图B为一详细电路图,显示出依据本发明在第一图中一预高压产生器之另一实施例;第三图A为一详细电路图,显示出依据本发明在第一图中一预低压产生器之实施例;第三图B为一详细电路图,显示出依据本发明在第一图中设预低压产生器之另一实施例;第四图为一详细电路图,显示出依据本发明一在第一图中产生控制信号的电源稳定用脉波产生器和周边电路之实施例;第五图为一详细电路图,显示出依据本发明一在第一图中产生控制信号的电源稳定用脉波产生器和周边电路之一不同的实施例;以及第六图为一详细电路图,显示出依据本发明一在第一图中产生控制信号的电源稳定用脉波产生器和周边电路之另一实施例。 |
