| 主权项 |
1.一种积体电路元件的制造方法,其中包括:提供一具有一表面的半导体基底,该半导体基底具有一第一区域,在该第一区域上将生成复数个第一MOS元件,以及该半导体基底具有一第二区域,在该第二区域上将生成复数个第二MOS元件;在该半导体基底第一区域的表面,提供一第一浓度的一第一掺质;在该半导体基底第二区域的表面,提供一第二浓度的一第二掺质;在一单一的氧化制程中,氧化该半导体基底的表面,于该半导体基底的第一区域生成一第一厚度的氧化物,在该第二区域生成第二,不同厚度的氧化物;以及在该半导体基底的该第一区域,生成具有该第一厚度氧化物的该些第一MOS元件。2.如申请专利范围第1项所述之元件的制造方法,其中该第一浓度的该第一掺质,使得该第一区域之该氧化物成长速率比该第二浓度的该第二掺质使得该第二区域之氧化物成长速率较慢;3.如申请专利范围第2项所述之元件的制造方法,其中该第一与该第二掺质均为氮以及该第一浓度较大于该第二浓度。4.如申请专利范围第1项所述之元件的制造方法,其中形成该第一和该第二MOS元件的步骤包括在该第一区域与第二区域上方,沈积一多晶矽层,使该多晶矽层藉由该第一厚度的氧化物与该第一区域的表面隔开;且使该多晶矽层藉由该第二厚度的氧化物与该第二区域的表面隔开。5.如申请专利范围第4项所述之元件的制造方法,其中该第一MOS元件可作为逻辑电路,且具有小于3.3V的操作电压。6.如申请专利范围第4项所述之元件的制造方法,其中该第一MOS元件的操作电压小于该第二MOS元件,以及其中该第二MOS元件包括I/O电路。7.如申请专利范围第4项所述之元件的制造方法,其中I/O电路包括一反向器。8.一种积体电路元件的制造方法,其步骤包括:提供一具有第一区域与第二区域的基底,在该第一区域上将生成具有一第一闸极氧化物厚度的第一MOS元件,以及在该第二区域上将生成一第二MOS元件;至少调整该第一区域与该第二区域其中之一的该基底组成,使得该第一区域和该第二区域在氧化环境中,有不同的氧化物生长特性;将该基底置于氧化环境中,暴露该第一区域与该第二区域于氧化环境中,使该第一区域生成该第一厚度的一第一氧化物层以及该第二区域生成该第二厚度的一第二氧化物层;以及在该基底的该第一区域形成该第一MOS元件,且在该基底的该第二区域形成该第二MOS元件。9.如申请专利范围第8项所述之元件的制造方法,其中更包括下列步骤:在该基底上提供一第三区域,在该第三区域上将生成含有金属氧化半导体的记忆体元件,该第三金属氧化半导体元件具有一第三氧化物厚度;调整该第三区域的基底组成,使得该第三区域具有不同的氧化物生长特性,该特性不同于该第一区域和第二区域的氧化物生长特性;将该基底置于氧化环境中,暴露该第三区域于氧化环境中,使得该第三区域生成一第三厚度的一第三氧化物层;以及在该第三氧化物层上方生成该第三金属氧化半导体元件,该第三金属氧化半导体元件包括一闸极,位于该第三氧化物层上方,以及闸极两边的一第一与第二源极/汲极区,以及一电荷储存表面,藕接至该第二源极/汲极区。图示简单说明:第一图系显示在矽表面植入不同剂量的氮后,矽表面氧化物的生长速率。第二A到二C图系显示根据本发明生成之隔离元件,作为一电路之三个不同的部位。第三A到三C图系显示如第二A到二C图所示之电路,氧化速率改良步骤的启始步骤。第四A到四C图系显示如第三A到三C图所示之电路,氧化速率改良步骤的下一步骤。第五A到五C图系显示根据本发明应用于上述电路之热氧化制程与多晶矽沈积制程的结果。第六A到六C图系显示含有不同厚度闸极氧化物的电路之不同部位。 |
