| 主权项 |
1.一种积体电路,包括:一第一电晶体,具有一源极耦接一输出端;一第二电晶体,具有一源极耦接该输出端,一汲极耦接至一第一供应电压,一闸极耦接至该第一电晶体之汲极,以及一基底与该第一电晶体之一基底分别耦接至该输出端;以及一第三电晶体,具有一源极及一汲极分别耦接至该第二电晶体之闸极及一第二供应电压;一高电压维持电路,提供一高电压至该输出端;一电压箝制电路,耦接该输出端,用以箝制该高电压。2.如申请专利范围第1项所述之积体电路,更包括:一第一反相器,具有一第一反相输入端耦接至一致动信号,以及一第一反相器输出端耦接至该第一电晶体与该第三电晶体之闸极;以及一第二反相器,具有一第二反相输入端耦接至该第一反相输出端,以及一第二反相输入端经由一电容耦接至该输出端。3.如申请专利范围第1项所述之积体电路,其中上述高电压维持电路,包括:一第四电晶体,具有一汲极和一源极分别耦接至该第一供应电压与一第四端点,以及一闸极耦接至该第一供应电压;一第五电晶体,具有一汲极和一源极分别耦接至该第四端点与一第五端点,以及一闸极耦接至该第四端点;一第六电晶体,具有一汲极和一源极分别耦接至该第五端点与该输出端,以及一闸极耦接至该第五端点;一第一电容器,耦接上述第五电晶体之闸极;以及一第二电容器,耦接上述第六电晶体之闸极,其中上述第一电容器由一第一信号驱动,互异于驱动该第二电容器之一第二信号。4.如申请专利范围第1项所述之积体电路,其中上述高压箝制电路,包括:一第七电晶体,具有一汲极和一源极分别耦接至该第一供应电压与一第一端点,以及一闸极耦接至该第一端点;一第八电晶体,具有一汲极和一源极分别耦接至该第一端点与一第二端点,以及一闸极耦接至该第二端点;以及一第九电晶体,具有一汲极和一源极分别耦接至该第二端点与该输出端,以及一闸极耦接至该输出端。5.一种积体电路记忆体包括:一阵列,内含以复数行与列排列之复数记忆单元,其中复数记忆单元之该等列有附属复数字元线;复数列解码器,驱动该等字元线;复数绝缘传送闸装置,耦接于该等列解码器与该等记忆单元之该阵列中该等字元线之间;一传送闸绝缘电路,提供电压至该等绝缘传送闸装置之复数控制电极,其中在一第一操作模式之第一周期中,该传送闸绝缘电路以一第一高压准位动态地耦接至该等控制电极,并于一第一操作模式之第二周期中供应一第二高压电准位。6.如申请专利范围第5项所述之积体电路记忆体,其中该传送闸绝缘电路在一第二操作模式中产生一第三电压准位,且该绝缘传送闸将隔绝该列解码器与该等字元线上一第四高电压准位。7.如申请专利范围第5项所述之积体电路记忆体,其中该第一高电压准位高于该第二高电压准位。8.如申请专利范围第5项所述之积体电路记忆体,还包括:复数高电压耦合器电路,耦接以选择性地提供一第三高电压至该等字元线。9.如申请专利范围第5项所述之积体电路记忆体,其中复数记忆单元之该阵列包括复数浮动闸(floating gate)装置。10.如申请专利范围第5项所述之积体电路记忆体,其中复数记忆单元之该阵列提供非依电性储存(nonvolatile store)。11.如申请专利范围第5项所述之积体电路记忆体,其中该传送闸绝缘电路包括:一第一电晶体,具有一源极耦接一输出端;一第二电晶体,具有一源极耦接该输出端,一汲极耦接至一第一供应电压,一闸极耦接至该第一电晶体之汲极,以及一基极与该第一电晶体之一基极分别耦接至该输出端;以及一第三电晶体,具有一源极及一汲极分别耦接至该第二电晶体之闸极及一第二供应电压;一高电压维持电路,提供一高电压至该输出端;以及一电压箝制电路,耦接该输出端,用以箝制该高电压。12.一种操作积体电路之方法,包括:在一第一模式中,提供一第一电压准位至一绝缘装置,用以隔绝一字元线上以一列解码器耦接至该字元线而取之一高电压;在一第二模式中,动态地耦接一第二电压准位至该绝缘装置,用以允许一信号由该列解器转换至该字元线;以及在该第二模式中,在稳态状况下保持该绝缘装置处于一第三电压准位。13.如申请专利范围第12项所述之方法,积体电路中该第二电压准位高于该第三电压准位。14.如申请专利范围第12项所述之方法,积体电路中该第二与第三电压准位高于该积体电路之供应电压准位。15.如申请专利范围第12项所述之方法,积体电路中该第一准位相等于该积体电路之供应电压准位。16.如申请专利范围第12项所述之方法,该积体电路还包括:在一第一模式中,写入资料至附属于该字元线之一记忆单元。17.如申请专利范围第12项所述之方法,积体电路还包括:在一第二模式中,由附属于该字元线之一记忆单元读取资料。18.如申请专利范围第12项所述之方法,积体电路还包括:在一第一模式中,利用Folwer-Nordheim或source-side注入机构写入资料至一记忆单元。图式简单说明:第1图系显示记忆体积体电路之高准位结构组成图;第2图系显示有多级阵列之记忆体积体电路;第3图系显示传送闸绝缘电路概要图;以及第4图系显示第3图中传送闸绝缘电路之时脉图。 |
