实现邻域图象数据并行存取的方法及邻域图象帧存储体

摘要

本发明属于超高速图象处理的方法,本发明由多个独立地址线,数据线的存储芯片构成的存储阵列,双向多路开关,地址变换电路,排序电路,控制电路组成邻域图象帧存储体,从而实现了在邻域图象帧存储体中领域图象数据的并行存取,并极大地提高了图象数据传输率。

主权项

1、本发明提出一种行顺序的M*N邻域图象数据存取的方法，其特征在于，包括以下步骤：1).确定待处理的图象邻域尺寸为M*N，M为行，N为列，M≥2，N≥1。2).用L/D(D≥1)个具有独立地址线和数据线的存储芯片构成一次并行存取L*1结构的邻域图象帧存储体，实现一次存取操作并行存取M*1个邻域数据，其中，L＝2b，b≥1，L满足2b-1≤M≤L的条件。3).存储芯片的每一个地址所确定的存储单元存放D个图象象素(D≥1)，将图象象素分别存入不同的存储芯片，其存储规律为：图象象素的行地址为L*I+K其中I＝0，1，2，3，…； K＝0，1，2，…(L-1)/D将行地址为L*I+K的图象象素存入第K号存储芯片。4).在图象数据存入该存储阵列时，则以K的数值来控制存储芯片的写时序，以J的排列来控制存储芯片的屏蔽字，以此达到写入正确的数据的目的。5).将图象数据读出该存储阵列时，一次读操作并行读出包括M*I个相邻行的行邻域数据，每个芯片的操作时序相同。6).在图象数据并行读出该存储阵列时，对于每一个确定的I，如果所取出的邻域数据的行数都处于L*I+M范围内，则每个存储芯片的行地址都是相同的，均为I；如果所取出的邻域数据的行数不都处于L*I+M范围内，则处于L*I+M范围内的存储芯片的行地址为I，不处于L*I+M范围内的存储芯片的行地址为I+1。7).在图象存储器阵列的数据输出端接有对存储器阵列输出的数据进行排序的数据排序电路，以形成正确的行顺序邻域数据。在数据排序电路之后，接有M*N个数据锁存器，由此形成了并行的M*N邻域图象数据。