形成双输出端(Dual-Port)DRAM记忆体的方法和其记忆胞布局

摘要

本发明提供一种双输出端(dual–port)DRAM记忆体的方法制程，利用在一般逻辑制程之晶圆基板进行浅沟渠隔离(STI)的化学机械研磨程序(CMP)后，保留晶圆上之氮化层并增加一额外的冠状(crown)光罩步骤，即可制作出具有缩短的随机循环时间(randomcycletime)的嵌入式DRAM。再者，本发明提出两种新颖的双输出端(dual–port)DRAM记忆胞布局方式，以逻辑制程的设计原则(designrule)来制作具有最小单位记忆胞面积之双输出端DRAM记忆体。