| 发明名称 | 延迟检测的MRC分集电路 | ||
| 摘要 | 本发明的延迟检测的MRC分集电路不在每个接收支路中独立地调整同步,电路结构简单,具有优良的接收特性。该延迟检测的MRC分集电路由用于选择具有最大RSSI的接收支路的比较电路,选择器,基带电路比如同步电路等组成,当利用最大RSSI来调整接收支路中的比特同步时,产生一个再生的时钟,MRC分集电路部分实际上利用再生的时钟来合成。 | ||
| 申请公布号 | CN1176545A | 申请公布日期 | 1998.03.18 |
| 申请号 | CN97115508.9 | 申请日期 | 1997.06.20 |
| 申请人 | 日本电气株式会社 | 发明人 | 长岛克哉 |
| 分类号 | H04B7/08 | 主分类号 | H04B7/08 |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 傅康;董巍 |
| 主权项 | 1.一种延迟检测的MRC分集电路，它利用所需的比特同步定时合成，然后解调由多个接收支路接收的信号，包括：检测具有最大RSSI(接收埸强)的接收支路的装置；在用比特同步调整由所说接收支路接收的所说信号时再生时钟的装置；利用所说时钟的同步定时来合成，然后解调由所说多个接收支路接收的所说信号的装置。 | ||
| 地址 | 日本东京都 | ||