| 主权项 |
1.一种电源顺序控制装置,包括:一时钟信号输入单元,系可产生时脉讯号;一电压输入单元,该电压输入单元系可提供复数个不同电压値之输入电压;一启动讯号输入单元,该启动讯号输入单元则提供复数个输入启动讯号;一电压输出单元,该电压输出单元系可输出匹配该电压输入单元之不同电压値之输入电压之输出电压;一启动讯号输出单元,该启动讯号输出单元则可输出匹配该等输入启动讯号之输出启动讯号;一电源管理顺序控制单元,该电源管理顺序控制单元可被设定一电源启动顺序,令其可根据该电源启动顺序及该时脉讯号,控制该电压输入单元及启动讯号输入单元所输入的讯号,而令该电压输出单元及启动讯号输出单元在适当的时机输出讯号,依序地传递到一电子系统。2.如申请专利范围第1项所述之装置,其中该电源管理顺序控制单元内系包括:一控制模组,该控制模组即可接收来自外部之各种电源顺序控制命令,该控制模组读取该等电源顺序控制命令,以设定该等输入电压及该等输入启动讯号之电源启动顺序顺序;一记忆模组,系与该控制模组相接,以储存该等电源顺序控制命令;一输入侦测模组,系可侦测该输入电压及该输入启动讯号之电压位准;一可程式逻辑阵列模组,系与该输入侦测模组相接,该可程式逻辑阵列模组之逻辑状态被定义后,即完成该电源启动顺序之设定,令该控制模组控制该等输入电压及该等输入启动讯号之顺序;一可程式延迟电路模组,系与该可程式逻辑阵列模组及控制模组相接,令该控制模组可根据该电源启动顺序,用以设定该等输入电压及输入启动讯号之输出延迟时间;一输出侦测模组,系与该可程式延迟电路模组相接,以接收并侦测来自该可程式延迟电路模组根据该输出延迟时间所输入之该输入电压及该启动讯号之电压位准;一时序模组,该时序模组可读取该时脉讯号,令该电压输出单元及启动讯号输出单元,可根据该源启动顺序及该时脉讯号,而可在适当的时机输出讯号,依序地传递到该电子系统。3.如申请专利范围第2项所述之装置,其中该输入侦测模组及输出侦测模组都设有复数个侦测部,该等侦测部包括:一电压位准比较器,该电压位准比较器可接收来自该电压输入单元其中之一个输入电压,或该启动讯号输入单元其中之一个输入启动讯号,该电压位准比较器并可接收根据该电压位准比较器所接收之输入电压或输入启动讯号之电压値相等之一参考电压;一突波消除器,系与该电压位准比较器相接,且可接收来自该电压位准比较器将该输入电压与参考电压进行比较,或将该输入启动讯号与参考电压进行比较后,在该输入电压与参考电压相符,或该输入启动讯号与参考电压相符之状态下之讯号,并进行突波消除后,再传送到该可程式逻辑阵列模组,进行后续处理;一错误指示器,系与该电压位率比较器相接,且可接收来自该电压位率比较器将该输入电压与参考电压进行比较,或将该输入启动讯号与参考电压进行比较后,在该输入电压与参考电压不相符,或该输入启动讯号与参考电压不相符状态下之讯号,用以输出错误讯号。4.如申请专利范围第2项所述之装置,其中该等可程式逻辑阵列模组系设有复数个逻辑闸阵列,该等逻辑闸阵列被定义后,系构成该等可程式逻辑阵列模组所匹配之输入电压或输入启动讯号之启动逻辑顺序。5.如申请专利范围第4项所述之装置,其中该可程式延迟电路模组设有复数个可程式延迟电路,该等可程式延迟电路系分别匹配一个逻辑闸阵列,使该等可程式延迟电路根据各自匹配之可程式逻辑阵列,进行输出延迟时间之设定,而该等输入电压或输入启动讯号依照该等输出延迟时间,输送到该输出侦测模组,再由该输出侦测模组完成侦测后,由该电压输出单元或启动讯号输出单元输出匹配该等输入电压之输出讯号,或匹配输入启动讯号之输出启动讯号。6.如申请专利范围第1项所述之装置,其中该装置尚包括:一输入单元,该输入单元可输入的各种电源顺序控制指令;一微处理器,该微处理器可接收该等电源顺序控制指令,并根据该等电源顺序控制指令,设定该电源管理顺序控制单元之启动顺序。7.如申请专利范围第6项所述之装置,其中该装置尚可包括:一记忆单元,系与该微处理器相接,该输入单元所输入的各种电源顺序控制指令被该微处理器接收后,除可设定该电源管理顺序控制单元之启动顺序外,该微处理器尚可将该等电源顺序控制指令储存在该记忆单元中;一显示单元,系与该微处理器相接,该微处理器可藉由读取该记忆单元之电源顺序控制指令,再传送到该显示单元,令该显示单元显示出该等电源顺序控制指令,以便使用者利用该输入单元进行更改电源顺序控制指令;一传输介面单元,系与该微处理器及该连接器单元相接,该传输介面单元可接收该微处理器由该记忆单元所读取到之电源顺序控制指令,并将该电源顺序控制指令转换成一外传资料;一连接器单元,系与该传输介面单元相接,且可接收该外传资料向外部传送,并可自外部接收外传资料,再由该传输介面单元将该外传资料转换成对应之电源顺序控制指令。图式简单说明:第1图系本发明之架构示意图;第2图系本发明之电源管理顺序控制单元、输入电压单元、启动讯号输入单元之示意图;第3图系本发明之侦测部之示意图;第4图系本发明之微处理器及输入单元、记忆单元、传输介面单元、连接器单元及显示单元之示意图。 |
